Как сделать пины виртуальными? Опции

[Fynjisx]

Привет Всем! Нарисовал в графическом файле с помощью MegaWizard'a, 12-разрядный регистр. Добавил к его входам, выходам пины. для этого проекта создал раздел + LogicLock Region. Назначил в Classic Timing Analyzer Settings - tsu=2ns, tco=2ns, tpd = 1ns; th = 3ns. Далее сделал Analyze и routing. Результаты Timing Analyzer Summary: tsu=2,311, tco=7.724; th = -0.274ns...))) Зашел в Chip Planner и увидел, что входы и выходы моего 12-разрядного регистра развелись на пины device, отсюда стали понятны большие timing'и. Но мне то нужно чтобы таймигни "соблюдались" только от входов моего блока к его выходам(ну clock в расчет не возьму, потому как
регион в котором произошла разводка я могу двигать)... Как мне указать Quartus, чтобы он не цеплял входы - выходы моего регистра к device пинам и соответственно не учитывал задержку по этим путям??? Спасибо...

[Kuzmi4]

Если взять Assignment Editor
def_virtual_pin.htm

Если через qsf
mnl_qsf_reference.pdf
страница 147 / 1122

Но виртуальные пины - не панацея - он может лут от которого отведёт сигнал где то в Ж.. поставить