Компаратор, Сравнение двух 8 битных слов Опции

[uragan90]

В плис нужно реализовать компаратор чтоб на определенном этапе обработки данных сравнивались два 8бит слова А и В и по условию их сравнения А>В, А<В, А=В на выходе был результат вычисления. Подскажите возможно ли сделать сие средствами мах+ на простых логических элементах дабы не учить верилог?

Вот типа этого?

[uragan90]

Спасибо! Действительно впечатляет! Интересно, можно ли описать элемент с помощью языка, а потом графически дорисовать схему? Это вообще было бы супер!

[Maverick]

Спасибо! Действительно впечатляет! Интересно, можно ли описать элемент с помощью языка, а потом графически дорисовать схему? Это вообще было бы супер!

Можно описать любую цифровую логику(схему) с помощью языка Verilog/VHDL (на выбор). и естественно можно использовать в схематикэдиторе описанную цифровую логику(схему) на языке в виде символа.
Я использую схематикэдитор для Top Level уровня (чаще всего).

Вы новичок в ПЛИС?