Padstacks во внешних слоях и в Plane слоях Опции

[koluna]

Здравствуйте!

Подскажите, пожалуйста, из каких соображений Padstacks для компонентов со штыревыми выводами в Plane слоях должны быть больше, чем Padstacks в других слоях?
Кстати, если этого не соблюдать, то возникает ошибка DRC "Insufficient Clearance on Plane Layer".

Благодарю заранее!

[Uree]

А зачем Вы используете плэйн-слои? В софте от кэйденс они лишь дань прошлому и возможность совместимости со старыми проектами. Сейчас они настоятельно не рекомендуют пользоваться плэйн-слоями.

ЗЫ Речь об инверсных плэйнах естественно.

[koluna]

А зачем Вы используете плэйн-слои? В софте от кэйденс они лишь дань прошлому и возможность совместимости со старыми проектами.

Вот уж даже и не думал

Сейчас они настоятельно не рекомендуют пользоваться плэйн-слоями.

Почему?

ЗЫ Речь об инверсных плэйнах естественно.

Которые называются PWR, GND (в Layout'е они отображаются незалитыми).

Это моя первая 4-слойная плата.
Ранее были только 1 и 2-слойные.

Какие слои лучше использовать для трассировки цепей питания и почему?
Не могу понять: или плэйн слои или внутренние простые слои использовать...

Если для трассировки использовать не плэйн слои, то на этих слоях надо для каждой из цепей Coper Pour рисовать?
А если цепей предполагается в одном слое несколько (допустим, несколько цепей питания) как скомбинировать правильно полигоны?
Допустим, чтобы внутри одного большого (на всю плату) было несколько маленьких. Или рисовать их так, чтобы они не перекрывались?




Ну и к вопросу если вернуться, то почему всё-таки КП в плэйн слоях должны быть больше, чем КП в обычных слоях?