Подскажите, пожалуйста, из каких соображений Padstacks для компонентов со штыревыми выводами в Plane слоях должны быть больше, чем Padstacks в других слоях? Кстати, если этого не соблюдать, то возникает ошибка DRC "Insufficient Clearance on Plane Layer".
Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480
Упс... тогда я Вам вряд ли помогу А эдитор может пожалуй все, что Вы придумаете и плюс еще вагончик чего-нибудь Разве что конструктора не заменит да за пивом не сбегает Хотя есть в экспедишне фичеры, которых в Аллегро напрочь нет.