Я тут прочитал в ug203 Virtex-5 FPGA PCB Designer's Guide.pdf:
In some cases, one or more I/O banks in an FPGA are not used (for example, when an FPGA has far more I/O pins than the design requires). In these cases, it might be desirable to leave the bank’s associated VCCO pins unconnected, as it can free up some PCB layout constraints (less voiding of power and ground planes from via antipads, less obstacles to signals entering and exiting the pinout array, more copper area available for other planelets in the otherwise used plane layer).
Вот и хотелось бы понять насколько это оправданно или чревато типа всякими шумами или помехами, дополнительным потреблением. А неиспользуемые пользовательские выводы можно землить просто через переходные отверстия на земляной слой.
|