Тактирование нескльких ПЛИС, какую архитектуру выбрать Опции

[FalloutMan]

Есть несколько ПЛИС со встроенными блоками, блоков много, они одинаковые и работают синхронно от тактового сигнала II DCM. Для наглядности пусть блоки реализуют одинаковую последовательность.

Пока есть два варианта:
1. ставим генератор небольшой тактовой частоты заводим его на 1-ую ПЛИС в I DCM дальше все первые DCM во всех ПЛИСах синхронизуируются. А на блоки подается умноженный сигнал (II DCM).


2. со спец клок микросхемы заводим (медленный) сигнал на каждую ПЛИС в I DCM, дальше умножаем во II DCM и тактируем блоки. Длину дорожек до каждой ПЛИС от клока делаем одинаковой.


Выходные сигналы с блоков должны идти синхронно и одинаково.
Как заводить тактовый сигнал, если целью является минимальная задержка между выходными сигналами?

Какой вариант лучше? Кто как делает? И какие есть еще варианты?

[FalloutMan]

Как я понимаю, в таком случае нужно чтобы и фаза клока, которым тактируются все блоки во всех FPGA совпадала?

Да, именно это и нужно

использовать внешний синтезатор + fanout buffer и отдавать каждой FPGA быстрый клок, DCM не использовать.

Думаю это правильно, умножающие dcm все равно не дадут синхронность, и наверное даже ползать будут тем сильнее чем больше коэф умножения. Не знаю даже что я в умножение вцепился - плохой это вариант.

Но тогда, раз уж вести ВЧ по плате, то какие нормы и правила надо преследовать?

первое приходящее на ум:
диф. сигнал
одинаковая, и максимально короткая длинна дорожек от fanout до ПЛИС.
контроль импеданса (надо ли морочить голову? или может обойдется).

Еще заметил на форуме, что народ не рекомендует заводить сигнал с ПЛИСа? это потому что джиттер большой что ли?

[cioma]

Еще заметил на форуме, что народ не рекомендует заводить сигнал с ПЛИСа? это потому что джиттер большой что ли?

Это смотря для чего "большой", все от задачи зависит. Понятно, что в среднем джиттер клока из FPGA больше и хуже предсказуем, чем джиттер специализированного генератора или синтезатора частот.