Если интересно: ARM + SDRAM, разводка по 2 слоям Опции

[AndyBig]

Когда-то я задавал вопрос - будет ли нормально работать контроллер + SDRAM, разведенные всего по двум слоям. Теперь могу сказать - работает прекрасно на частотах вплоть до 100 МГц . При этом использованы только демпферные резисторы 68 Ом на стороне контроллера.

[VslavX]

Хм.. В "мохнатом" 2001-ом я разводил S3C44BOX и SDRAM на 2-х слойке. Был всего один 16-битовый чип, заработал на 66МГц и разогнался до 75. На шине адреса/данных сидела еще 128K флеша и альтерка для ISP (на тот момент я JTAG только начинал ковырять). Все трассы были максимально короткими (не более 2500 милс) и как правило daisy chained.
Проект был успешно запущен, оттестирован, дело шло к завершению. Ничто не предвещало опасности, был обычный день - пятница, 13... Я как обычно ковырялся с платой - дописывал звук - на I2S был прикручен кодек CS4222. Поскольку I2S у BOX не очень хорош, то был использован режим slave, все тактовые формировались упомянутой альтеркой PM3064.
Так вот - я бодренько слушаю c платы современную аранжировку Штрауса, как мне начинает казаться что это дело иногда подхрипывает и похрюкивает. Долго и тщательно проверяется софт, все ints latency, DMA, прошивка альтерины. Хрюкает зараза. А потом я случайно забыл снять сигнал MUTE с кодека - и услышал хрюки и хрипы в чистом виде. Причем четкая корреляция с воспроизведением по I2S. Аналоговая часть уже была вылизана и отлажена, поэтому на нее я даже грешить не стал.
В-общем, долго ли-коротко ли, выявилось следующее - генератор фазовых сигналов кодека на альтерине глючил в тот момент, когда процессор обращался к определенным адресам SDRAM. То есть тупо производишь выборку нескольких байт по определенным адресам и получаешь хрип "замьюченного" кодека. Потому как на выходе альтерины тесно связанной со SDRAM имеем пички длительностью менее 1 нс (имеющимся на тот момент у меня скопом их так и не увидели).
Ну, времени я на этот глюк убил прилично - и шины питания/земли 2x2мм мощные привешивал, и частоту снижал - один хрен. В итоге таки выяснилось, что при работе SDRAM наводились помехи на входы ПЛИС c совершенно другой стороны TQFP корпуса, поставили кондеры 100pF на ближайшую землю - и усе стало хорошо. Потом эту же плату изготовили на 4х слоях с почти такой же топологией - я специально потестил без этих доп. кондеров - никаких проблем уже не было.
Лично мое ИМХО после этой истории такое - сделать SDRAM на 2-х слоях можно, но лучше - не нужно :-) Ты уже рапортуешь заказчику что все - зашибись, а оно такое вылазит - ой-ей
Будем надеяться - у Вас не вылезет

P.S. По разводке PС133 у интела неплохо и доступно рассказано:
HW design guidelines



BTW, если предполагается какая-либо сертификация - то при испытаниях на ЭМС - системы с внешней шиной памяти на 2-х слоях и на 4-х слоях - это "две большие разницы" Для микроконтроллеров с памятью внутри (типа SAM7 или AVR) - почти никаких различий.