Стоимость разработки и производства сопроцессора Опции

[anonymus]

Сколько(минимум-среднимум) может стоить производство сотнями тысяч-миллионами штук в год сопроцессора в слот PCI-E - чип с 50 млн транзисторов(работающий на частоте 1-2 ггц), 256 мб DDR-3 памяти(подешевле), потребление 10-20 Вт? Техпроцесс может быть где-то между 40 и 90 нм.
И, если возможно, приблизительную стоимость разработки(с точностью до миллиона $$$).
Назначение - ресурсоёмкие вычисления с float'ами одинарной точности.

[bklv]

Здравствуйте Уважаемые Эксперты,
Не стал открывать новую тему, поскольку вопрос очень похож на тот, который здесь обсуждается...

Передо мной поставили задачу оценить стоимость разработки и производства ASIC проекта (фрагменты которого проверены в FPGA) и организовать его производство, если это будет экономически целесообразно

Проект состоит из:
1) 512 одинаковых модулей, размер каждого около 130KGates (520 тыс. транзисторов) (Оценка производилась в TSMC 90nm (slow.lib), взятой из закромов. При расчете площади использовались флип-флопы с логикой сканирования)
2) Простого модуля координирующего их работу (его размер несущественен)
3) Около 64 Pads (или даже меньше)
4) PLL (пока нет, но как я понимаю, без нее не обойтись т.к. надо от куда-то получить Clock - около 700MHz)
5) В проекте нет аналоговых модулей
6) В проекте не используются модули памяти
7) Ориентировочно - один Clock домен
Ориентировочно, партия может составить около 20000 чипов (в течение 2-х лет)

Уважаемые эксперты,
1) Первым возникает вопрос, а в какой технологии будет возможно реализовать проект
По самым грубым оценкам размер проекта 130KGates*512=67MGates + 15% (приблизительное увеличение площади после разводки) = 77MGates + площадь PLL + площадь PADs= ???
(Подскажите приблизительный размер PLL)
Предполагаю, что для TSMC 65nm GP площадь кристалла будет около 110 мм2
Как я понимаю, что чем выше площадь, тем меньше процент выхода годных микросхем
При использовании технологий 55nm, 45nm площадь будет меньше, но сильно возрастет стоимость фотошаблонов.
Возможно, для столь большой микросхемы будут проблемы с питанием и тепловыделением
Как можно оценить потребление питания микросхемы? Может лучше использовать LP библиотеку?
Какую технологию вы считаете наиболее целесообразной для партии около 20000 чипов?

2) Помогите оценить стоимость производства (для технологии, которую вы посоветуете)
Сколько будут стоить NRE, а сколько последующее производство одного чипа (включая тестирование, корпусирование...)
(Понимаю, что точную информацию может предоставить только производитель, но очень хотелось бы знать приблизительный порядок)

3) Подскажите, имеет ли смысл воспользоваться сервисом CyberShuttle или Multi-Layer Mask?
Сколько микросхем они предоставят, и в какую сумму это выльется
Подскажите, в чем суть MLM, за счет чего получается выигрыш в себестоимости?

4) Сколько может стоить PLL? Приблизительный порядок?
Какая обычная практика покупки IP? Платят один раз за право ее использования в неограниченном числе проектов или можно платить роялти за каждый чип?

5) Поскольку нет ни опыта, ни знаний в физическом дизайне (Floorplanning, Placement, Routing...), то это будет заказываться у сторонней фирмы.
Подскажите, как оценить, какой фирме можно доверить подготовку проекта к Tapeout, на что обращать внимание? На количество успешно реализованных чипов и использованные технологии? Как можно проверить слова фирмы, что у них действительно имеется такой опыт, не скрывают ли они, что чип ожил, например, после десятого tapeout
Если вы знаете хорошие, надежные фирмы, с которыми вы работали или работал кто из знакомых - подскажите, пожалуйста.

6) Подскажите порядок цен на подобные услуги, да, я понимаю, что все сильно зависит от проекта, от фирмы ее предоставляющей, но я предполагаю, что разброс цен не в десятки раз (10K$, 100K$, 1M$ ...)

7) Подскажите, как обычно происходит взаимодействие с фирмой осуществляющей физический дизайн?
Правильно я понимаю, что этой фирме надо предоставить полностью готовый netlist (включающий DFT, clock tree), а фирма возвращает .sdf и ... (хорошо бы знать, что они отдают)
С моей стороны проводится Gate-level моделирование с использованием .sdf, STA и после нескольких итераций получается окончательный проект
Уточните, пожалуйста, что я должен предоставить фирме и что она должна предоставить мне обратно?

8) Чип получается очень большой, а цена ошибки крайне велика, поэтому большую часть логического дизайна хочется отдать той же фирме, которая будет заниматься физическим дизайном (или возможно другой)
Подскажите, как грамотнее разбить задачу между мной и фирмой.
В любом случае я обязан предоставить RTL, Testbench, Testcases, скрипты синтеза модулей (поскольку откуда фирме знать, что является false path, каковы задержки, ...)
Но я не смогу предоставить окончательный RTL, я беспокоюсь за надежность RESET, за правильность использования Clock (генерация Clock, деление Clock), за подключение тестовых шин (чтобы была возможность изучения проблем функционирования устройства после Tapeout), за создание (или подключение) логики сканирования Pads (чтобы можно было определять неприпаянные к плате ножки). Еще надо будет добавить spare gates, чтобы было из чего исправлять возможные ошибки на следующих Tapeout

Я понимаю, что очень трудно что-либо советовать, не зная проект в деталях, не зная стиль работы компании, которая будет этим заниматься, но вдруг существуют некоторые стандартные подходы

9) Как вы думаете, каким может быть порядок цен на подобные услуги (понимаю, что почти невозможно оценить то, что само по себе не определено), но как вы думаете, начиная с какой суммы, фирма может заинтересоваться в такой работе.

10) Подскажите, каким образом построено взаимодействие TSMC с клиентами
Например, я хочу узнать их цены, что мне следует сделать?
На сайте TSMC приводится контактная информация только для того, чтобы стать клиентом
Наверно, кто-нибудь из вас является клиентом TSMC, подскажите, какие документы я должен предоставить TSMC чтобы наша компания им стала (я сомневаюсь, что TSMC делает клиентами первого встречного, тем более из России)
Правильно я понимаю, что цены могут узнать только их клиенты?

11) Мне кажется, что в России не так много фирм, предлагающих услуги физического дизайна и имеющих опыт работы с технологиями 65nm и меньше. Поэтому, скорее всего надо будет искать партнеров среди зарубежных фирм.
Я слышал, что многие зарубежные фирмы не особо хотят работать с российскими клиентами
Если у вас есть такой опыт, подскажите, каких ошибок лучше избегать?
Предоставляли ли вы потенциальным партнерам Company Profile с информацией о производимой продукции, ключевых заказчиках, руководстве, финансовой отчетности, сертификатах и т.д.? (такого документа пока нет, вопрос в том, надо ли его подготовить?)
Этот проект будет опираться на знания и опыт фирмы-партнера, поэтому хотелось бы, чтобы они не отмахнулись от письма, как от спама

Чем глубже вникаешь в проблему, тем больше возникает вопросов
Уважаемые эксперты, буду благодарен за любые советы.


PS: Если, вдруг, есть фирмы готовые к сотрудничеству - пишите на почту. Интересуют как логический, так и физический дизайн.
Особенно интересно сотрудничество с фирмами, находящимися в Петербурге