Стоимость разработки и производства сопроцессора Опции

[anonymus]

Сколько(минимум-среднимум) может стоить производство сотнями тысяч-миллионами штук в год сопроцессора в слот PCI-E - чип с 50 млн транзисторов(работающий на частоте 1-2 ггц), 256 мб DDR-3 памяти(подешевле), потребление 10-20 Вт? Техпроцесс может быть где-то между 40 и 90 нм.
И, если возможно, приблизительную стоимость разработки(с точностью до миллиона $$$).
Назначение - ресурсоёмкие вычисления с float'ами одинарной точности.

[bklv]

ну а для фронт энда понадобится только купить лицензии на тулы и зарплата, что опять же значительно дешевле масок, если не заниматься 10+ лет

Судя по всему, этой задачей буду заниматься только я один, максимум вдвоем с коллегой, но не более.
Мне было бы спокойнее сделать фронт энд на сколько хватит моих знаний и передать в сервис центр на доработку (или оценку работоспособности) (Раньше я никогда не занимался top-level, максимум фрагменты верхнего уровня)
Поэтому возникает вопрос, ВОЗМОЖНО ЛИ ОБОЙТИСЬ БЕЗ ЛИЦЕНЗИЙ?
Кто может потребовать предъявить их наличие?

Так или иначе, я буду взаимодействовать с:
1) Дизайн центром (напрямую)
2) ФАБой (ориентировочно TSMC) (косвенно, через дизайн центр)

Формально, для реализации фронт-энда нужны лицензии:
1) Симулятора (ModelSim или NCSim)
2) Design Compiler(Какие опции нужны по минимуму? DC Expert?)
3) Prime Time (можно ли без него?)

Реально мне нужно
1) Раздобыть Design Kit TSMC 65nm LP (как минимум slow.lib для Synopsys, но хотелось бы и Пады)
2) Заключить договор с Дизайн центром на: Бэк-энд, создание тестовых векторов, проверку чипа (то, что делают на стенде)
3) Сильно надеюсь, что договор на производство чипов на ФАБе, тестирование, корпусирование и т.д. может заключить дизайн центр (за небольшую плату), таким образом исключить дополнительные проблемы

Подскажите, пожалуйста, можно ли этого добиться БЕЗ НАЛИЧИЯ ЛИЦЕНЗИЙ? Есть ли у кого такой опыт? А если придется покупать лицензии, подскажите, что надо по МИНИМУМУ (все равно, ведь работать буду на Soft из закромов)?

выбирать метод работы, то есть какой маршрут будете оплачивать

Возможно, с моей стороны еще слишком рано спрашивать, какие маршруты бывают...
Подскажите, в общих чертах, что сюда может входить, какие ключевые слова (постараюсь по этим словам в инете что-нибудь найти)
Как я понимаю, туда входят
1) Весь back-end
2) DFT (как посоветуете, предоставить вставку скан-цепочек дизайн центру? Этим никогда не занимался, но читать умею ... или самому вставить? если буду делать сам, не потребуют ли с меня лицензию DFT Compiler?)
3) Генерация тестовых векторов (Никогда не пользовался TetraMAX ATPG. Стоит ли это сделать самому или поручить дизайн центру?)
4) Кто обычно осуществляет STA post-layout? Правильно я понимаю, что это может осуществить только разработчик проекта, поскольку только он знает является ли данный violation ошибкой или нет?
5) Подскажите, для больших проектов проводят gate-level post-layout SDF моделирование или обходятся только STA с использованием PT?
6)... подскажите, что еще может входить в маршрут

Требуется ли присутствие кого-либо из разработчиков проекта в Дизайн центре для оперативных ответов на возникающие вопросы? (т.е. требуется ли ехать в командировку?)

Ориентироваться на абсолютно позитивную историю не стоит. В планах должен жить компромисс.
...
Оставьте такие надежды. Так не бывает для СБИС. Да и потом, всегда есть в жизни место для "ой!".

А как хотелось бы надеяться...

Уважаемые Эксперты, Большое Вам Спасибо
Мало-помалу начинает обрисовываться последовательность действий, следуя которой можно изготовить чип