Группа: Свой
Сообщений: 388
Регистрация: 27-02-06
Из: Москва
Пользователь №: 14 759
В user guide для него для “Full-Rate Write” пишут:
The user logic asserts the first write request to row 0 so that row 0 is open before the next transaction.
В сгенеренном примере я вижу что только для нулевого row это делается. А для остальных этого не надо делать? Я подключаю этот контроллер к ПЛИС, а не к НИУС. Я не могу понять почему это не для всех Row нужно.
Кто юзал-подскажите. Экспериментировать особо неохота
Я не знаю, что они имели в виду - этот контроллер не требует определенных последовательностей со стороны пользовательского интерфейса. Другое дело что некоторые последовательности могут быстрее работать, чем другие.
Группа: Свой
Сообщений: 388
Регистрация: 27-02-06
Из: Москва
Пользователь №: 14 759
Цитата(DmitryR @ Jul 21 2010, 14:51)
Я не знаю, что они имели в виду - этот контроллер не требует определенных последовательностей со стороны пользовательского интерфейса. Другое дело что некоторые последовательности могут быстрее работать, чем другие.
Я так понял что этого можно и не делать? Во черти вводят в заблуждение
DDR2 High-Performance Controllers II, вопрос
Jul 21 2010, 10:15
