Проблема: multiple driver Опции

[Veg@]

Возможно глупый вопрос: в Verilog-коде при создании нескольких блоков always нельзя присваивать значения регистру более чем в одном блоке. Например:

Код

reg a;

always @(posedge clk1)
  a = 1;
always @(posedge clk2)
  a = 2;

Можно ли выполнить эту задачу каким-либо другим образом?

[Veg@]

Словами лучше опишите чего требуется.

Необходимо сделать флаг и счетчик, управляемые из обоих блоков.

[iosifk]

Необходимо сделать флаг и счетчик, управляемые из обоих блоков.

На самом деле, такого просто не бывает. Не работает логика от двух клоков. Всегда если есть две частоты, то они хотя бы на порядок отличаются друг от друга. Ну, если только это не частоты каких нибудь Tx и Rx... И эти частоты всегда ниже системной тактовой частоты, которая работает по всему проекту...
Поэтому Вам нужно сделать CDC, подогнать все под системную частоту. И сразу все проблемы исчезнут...
Удачи!