Проблема: multiple driver Опции

[Veg@]

Возможно глупый вопрос: в Verilog-коде при создании нескольких блоков always нельзя присваивать значения регистру более чем в одном блоке. Например:

Код

reg a;

always @(posedge clk1)
  a = 1;
always @(posedge clk2)
  a = 2;

Можно ли выполнить эту задачу каким-либо другим образом?

[vadon]

необходимо взять третий clock минимум в 2 раза выше clk1, clk2 , стробировать им перепады на clk1,clk2 и вместе с ними новые значения а.