Цитата(maxics @ Aug 3 2010, 09:42)

В процессе работы над проектом возникли следующие вопросы. Очень прошу помочь! Заранее говорю Большое Спасибо ответившим!
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
В матлабе можно сгенерить HDL рассчитанного CIC фильтра и вставить в проект - даже писать руками ничего не надо, достаточно кнопочку нажать. Проблема может быть только в большой разрядности сумматоров и соответственно низкой тактовой.