Непонятное поведение Флип-Флопа при синтезе Хилинх версии 10.1, Значение сбрасывается раньше времени Опции

[BlackOps]

Значит так, кода много будет вставлять объясню так.

Ест несколько регистров (флип-флопов с Enable) которые контролируются мультиплексорами. Ну и есть автомат управления который всем етим управляет через мультиплексоры, т.е. читает значения выводов регистров, и в зависимости от етих значений переходит в соответствующие положения и изменяет ети регистры..опять таки не напрямую конечноже а через мультиплексоры.

Так вот, когда я все ето дело симуировал, а потом реализовывал на EDK 9.1 то на чипе потом все работало так как хотел.

А теперь, с версией 10.1 у меня какие то странности! А именно:

Есть например один регистр, и автомат управления следит когда его вывод будет равен 768..в етом случае автомат управления должен записать в него 0 через мультиплексор ну и сделать другие определенные действия. Но етого не происxодит! т.к. после того как вывод регистра достигает значения 13 он сбрасывается на 0! Ну и соответственно автомат управления не переходит в нужное состояние которое достигается после значения 768.

Странное явление, и повторю еще раз именно с версией софта Xilinx 10.1 !!

Ест какие соображения?

И еще...регистр етот 10 битовый! И что интересно, у меня еще есть несколько регистров которые примерно так работают..но они не сбрасываются раньше времени и с ними все нормально... а они примерно 5-6 бит... т.е. етот самый длинный как бы.. может сдесь что я недоглядел?... хотя чтоже тут особенного...

спасибо

Сообщение отредактировал BlackOps - Aug 10 2010, 04:14

[BlackOps]

ок ну вот фрагмент мультиплексора с регистром:

Код

  -- Row counter register

  row_counter_reg: entity work.dffn
           generic map (
                          n   =>  10
                       )
           port map (    
                       clk    =>  clk,
                       en     =>  row_cnt_reg_en,
                       rst    =>  rst,
                       d      =>  row_cnt_reg_in,
                       q      =>  row_cnt_reg_out
                    );

    -- Row counter register control Mux
    with row_cnt_inc select
        row_cnt_reg_in       <=     row_cnt_reg_out when "00",
                                    row_cnt_reg_out + 1 when "01",
                                    "0000000000" when "10",
                                    (others => '0') when others;

для управления использую row_cnt_reg_en и row_cnt_inc.

в поле чувствительности процесса автомата управления сигнал row_cnt_reg_out, в зависимости от его значения поднимаю row_cnt_reg_en и ставлю нужное значение на row_cnt_inc

ну а еслиб асинхронщина была то и с версией софта 9.1 проблемы бы были..

п.с. автомат управления работает на том же клоке что и регистры

Сообщение отредактировал BlackOps - Aug 10 2010, 06:29

[VladimirB]

ок ну вот фрагмент мультиплексора с регистром:
для управления использую row_cnt_reg_en и row_cnt_inc.
в поле чувствительности процесса автомата управления сигнал row_cnt_reg_out, в зависимости от его значения поднимаю row_cnt_reg_en и ставлю нужное значение на row_cnt_inc
ну а еслиб асинхронщина была то и с версией софта 9.1 проблемы бы были..
п.с. автомат управления работает на том же клоке что и регистры

Вот недавно сами парились с FSM - поведенчески все моделировалось, всё тактировалось одной частотой -
но периодически FSM подвисал в неопределённом состоянии. Галочки в ISE, типа FSM safe implementation "помогали" в виде уменьшения вероятности подвисаний в 2-3 раза. Оказалось, что в одном состоянии из 30 возможных в FSM использовался для ожидания внешний сигнальчик, который был асинхронным. Устранилось всё его синхронизацией.

Поищите - может всё таки и вас чего-нить такое завалялось (или выложите проект или его часть побольше, чтоб другие поискали). А на версию ISE сваливать все грехи неправильно. ИМХО ISE 10.1@SP3 самый стабильный релиз ISE на сегодня. Из новых версий только 11.4-11.5 ещё ничего, но там с EDK какие-то глюки .

З.Ы. Ещё вы ничего про констреинты не упомянули, тип ПЛИС и величину тактовой частоты.