годятся ли цифровые потенциометры для терминирующих цепей? Опции

[axalay]

есть необходимость разных номиналов терминирующих резисторов на одну цепь (при подключении разных типов плат). Частоты 100 МГц. Годятся ли они? или как народ решает подобные проблемы?
Также желательно изменять последовательный резистор в цепи

[yakub_EZ]

Если сигналы не переходят через 0, то можно коммутировать транзистором составной терминирующий резистор.
Допустим у вас переходы между 75 и 50 омами. Ставите последовательно два резистора 50 и 25 Ом. 25 Омный резистор зашунтирован транзистором. Если транзистор закрыт, то треминирующая цепь имеет сопротивление 75 Ом, при его открытии остается 50 Ом.
Хотя никто не мешает поставить два транзистора для знакопеременного напряжения
Или использовать аналоговые переключаптели на резистор на МС типа 4051 или 4053

[Tanya]

Может автор сжалится и скажет, какие у него сигналы, - цифровые или аналоговые.(?)

[HardJoker]

Может автор сжалится и скажет, какие у него сигналы, - цифровые или аналоговые.(?)

А есть принципиальная разница в согласовании?

[tema-electric]

А есть принципиальная разница в согласовании?

Есть ... Для цифры нелинейность терминатора и собственные шумы не имеет большого значения.

Выше там правильно советуют. Используйте цифровые ключи для вкл/выкл терминаторов. 1 терминатор, 1 ключ. Вам это в копье правда влетит. Искать можно у Analog Device. Серия 4051 работают вроде до 1 МГц, я бы не поставил. На 100 МГц вы получите отражение от собственной входной емкости таких ключей и терминацию отрубить не сможете.

Сообщение отредактировал tema-electric - Aug 11 2010, 14:36

[HardJoker]

Есть ... Для цифры нелинейность терминатора и собственные шумы не имеет большого значения.

Ну-ну, особенно если цифра - опорный генератор.

Есть. Если маленькие отражения для цифры не важны, то для аналогового сигнала...

...возможно тоже, если погрешность допускает.

[tema-electric]

Ну-ну, особенно если цифра - опорный генератор.

Вы сами ответили на свой вопрос. Опорный генератор никогда не будет стоять рядом с DDR памятью ... если только по несчастливой случайности, и сигналы такие считаются скорей аналоговыми, просто поступают они на цифру ... Компоненты которые стоят в таком генераторе рассматриваются как аналоговые, хоть они и цифровые.

[HardJoker]

Вы сами ответили на свой вопрос. Опорный генератор никогда не будет стоять рядом с DDR памятью ... если только по несчастливой

...и кроме DDR памяти иных потребителей опорной частоты не существует )))

p.s. а вообще идея интересная нарисовалась - опорный генератор для DDR, а времянку, к примеру, проц или fpga формирует? У них, что, свой опорник?

[tema-electric]

...и кроме DDR памяти иных потребителей опорной частоты не существует )))

p.s. а вообще идея интересная нарисовалась - опорный генератор для DDR, а времянку, к примеру, проц или fpga формирует? У них, что, свой опорник?

При чём здесь потребление опорной частоты? Внешняя оперативная память самая шустрая и жрущая мощность железка, в результате чего все сигналы и девайсы рядом с ней ощущают это своими пинами и полигонами питания. Опорник для цифры может иметь джиттер и в 50 пс, и ничего особо страшного не случится. Уменьшится только максимальная рабочая частота. А для всякого рода оцифровщиков это смерти подобно, если только вы не напряжение питания мониторите.

Про FPGA и DDR я вас вообще не понимаю. Либо поясните, либо забудьте ....

[HardJoker]

При чём здесь потребление опорной частоты? Внешняя оперативная память самая шустрая и жрущая мощность железка, в результате чего все сигналы и девайсы рядом с ней ощущают это своими пинами и полигонами питания. Опорник для цифры может иметь джиттер и в 50 п

Вообще нонсенс какой-то... Следуя изложенной логике работа любого проца с DDR уже под вопросом. Стоит такой проц или SoC по определению как можно ближе к DDR. У него внутри разных контроллеров в.т. числе скоростных немало. Но "...самая шустрая и жрущая мощность железка" в лице внешней DDR ему почему-то не мешает. Примеров - тьма.

Что касается "цифры", представьте, у Вас на борту 4 виртекса и все должны работать синхронно на максимально допустимых частотах. Допустим, получают данные по 256-ти байтной шине. Логично, что генератор будет один общий. Но названный джиттер, погагаю, погубит синхронизм точно.

[tema-electric]

Вообще нонсенс какой-то... Следуя изложенной логике работа любого проца с DDR уже под вопросом. Стоит такой проц или SoC по определению как можно ближе к DDR. У него внутри разных контроллеров в.т. числе скоростных немало. Но "...самая шустрая и жрущая мощность железка" в лице внешней DDR ему почему-то не мешает. Примеров - тьма.

Что касается "цифры", представьте, у Вас на борту 4 виртекса и все должны работать синхронно на максимально допустимых частотах. Допустим, получают данные по 256-ти байтной шине. Логично, что генератор будет один общий. Но названный джиттер, погагаю, погубит синхронизм точно.

Вам знакомо слово ЭМС? Или у вас на плате повсюду дифференциальные полосковые линии прошитые переходными? Надеюсь это так.

Вы для своих Virtex используете опорные генераторы с джиттером десятки и стони фемтосекунд? Если нет, о чём мы беседуем я понять не могу, ей богу. И вы наверное в своем Virtex или куче Virtexов PLL очень активно пользуете, не так ли? АЦП, ЦАП иногда снабжают стабилизаторами разного рода, но это совершенно не относится к УВХ. В том и отличие этих двух похожих, но разных тактовых сигналов. Требования к джиттеру у цифры всегда будут хуже чем у аналогового сигнала. Иногда опорные генераторы мало того что на одной плате не ставят рядом с шумящей цифрой, ещё и в отдельный экранированный, термостатированный блок упаковывают. Не забывайте, что у той же DDR стоит внутри DLL ... Именно потому что исходный тактовый сигнал является цифровым и зашумлен. А если бы он там не стоял, как знать, может и не было у нас сейчас DDR3 ...

Тот джиттер, который я назвал - он типичен для ПЛИС. И там написано, "может иметь". Следовательно может и не иметь. Не знаю как там у Virtex. Если его величина вас не устраивает по каким-то причинам, ставьте внешний генератор с ФАПЧ, и получите в районе 5 пс. В окружении табора Virtex иначе ИМХО быть не может. Если вы про какой-нибудь Ethernet 10 Гбит, ну так там 100% PLL стоит, который улучшает зашумленный тактовый.

[VCO]

Если вы про какой-нибудь Ethernet 10 Гбит, ну так там 100% PLL стоит, который улучшает зашумленный тактовый.

Просто любопытно стало, как это? Что имелось ввиду под фразой: "там 100% PLL стоит, который улучшает зашумленный тактовый".
Нельзя ли объяснить?

[tema-electric]

Уж сильно от темы отошли ИМХО.

Просто любопытно стало, как это? Что имелось ввиду под фразой: "там 100% PLL стоит, который улучшает зашумленный тактовый".
Нельзя ли объяснить?

Обычно в сериалайзерах и десириалайзерах которые по LVDS стреляют на скоростях в несколько Гбит обязательно стоит генератор с ФАПЧ. Его основное назначение восстановить клок и зачастую провести его умножение в N раз. Думаю что и с Ethernet 10G такая же картина. А как иначе получить тактовый сигнал и почистить его затем? Я себе слабо представляю 10 ГГц на входе такого чипа.

Если вас интересует именно вопрос уменьшения джиттера с помощью синтезатора с ФАПЧ, то я могу его пояснить на столько, на сколько сам понимаю: связка ГУН + ФАПЧ работают в двух основных режимах. В первом режиме, если тактовый сигнал ГУН лучше опорного тактового сигнала происходит очистка входного тактового сигнала, и на выходе мы получаем почищенный тактовый сигнал. Во втором случае опорник лучше ГУН и мы подчищаем собственные фазовые шумы ГУН. При этом будут отличатся ФНЧ в цепи ФАПЧ. С этой позиции в ПЛИС уместно применение PLL, которая чистит входной тактовый сигнал, т.к. чистить фазовые шумы ГУН плотно окруженного цифрой, которая к тому же ещё может работать асинхронно смысла нет.

Вот, смотрим у альтеры этот документ.

Там приводятся следующие рисунки:




Видим что в самой ПЛИС 2 тактовых сигнала. Один сдвинут на 90 градусов. Понятно что они формируются внутренним PLL FPGA. Но их можно завести и из вне, дабы уменьшить джиттер. Правда надо при этом учитывать нагрузку банка выводов, через который они заводятся. Ибо перекрёстные помехи свое дело сделают. Вот я о об этом и говорил товарищу HardJoker, что когда рядом работает пара десятков шумных однопроводных интерфейсов на скоростях в сотни мегагерц, то дело дрянь. А джиттер 50 пс, это ещё хорошо. Внутренний синтезатор ПЛИС с ФАПЧ уменьшает джиттер, подчищает тактовый сигнал, т.к. зачастую выбора нету. Всё вокруг переключается и излучает.

Если обратиться к физическому уровню 10Гбит Ethernet. Видим, что там даже 2 синтезатора с ФАПЧ. Один на прием, другой на передачу. Отсюда и 100%. Тактовый сигнал с частотой 10 ГГц никто заводить не будет. Он и излучать будет и капризничать по ЭМС. Для этого плату надо превратить в аналоговую и делать на хороших СВЧ материалах. А тут всё просто ... завели пониженный клок, умножили как надо, уменьшили джиттер. Живём и радуемся.

-----------------------------------------------

Для ГУН с ФАПЧ также типично фазирование тактового сигнала в определенной точке.
Если смотреть на требования джиттера входного и выходного клока синтезатора в Cyclone III, то видим цифры: входной максимум 200 пс, выходной максимум 300 пс. Отсюда вывод, что референсный клок должен быть чище и нифига этот PLL не очищает. Но с другой стороны всё таки разовые сбойные всплески он должен устранять, ИМХО.

[VCO]

Уж сильно от темы отошли ИМХО.

Убедили! Задачу топикстартера можно попробовать решить с помощью PIN-диодов, только если она будет более внятно сформулирована.

Если вас интересует именно вопрос уменьшения джиттера с помощью синтезатора с ФАПЧ, то я могу его пояснить на столько, на сколько сам понимаю: связка ГУН + ФАПЧ работают в двух основных режимах. В первом режиме, если тактовый сигнал ГУН лучше опорного тактового сигнала происходит очистка входного тактового сигнала, и на выходе мы получаем почищенный тактовый сигнал. Во втором случае опорник лучше ГУН и мы подчищаем собственные фазовые шумы ГУН. При этом будут отличатся ФНЧ в цепи ФАПЧ. С этой позиции в ПЛИС уместно применение PLL, которая чистит входной тактовый сигнал, т.к. чистить фазовые шумы ГУН плотно окруженного цифрой, которая к тому же ещё может работать асинхронно смысла нет.

Процесс образования фазовых шумов в синтезаторах ФАПЧ носит сложный характер, но общие закономерности уже давно описаны и просчитаны. Внутри полосы ФНЧ фазовые шумы (т.е. джиттер во временном эквиваленте) ФАПЧ определяются главным образом генератором опорной частоты (тактового сигнала) и микросхемой синтезатора, за пределами полосы - фазовыми шумами ГУНа. Значит, чтобы улучшить джиттер зашумленного сигнала, надо максимально сузить полосу ФАПЧ, что в цифровых микросхемах обычно недоступно. Но даже если предположить, что полоса максимально сужена , то при зашумленном генераторе с плохим джиттером будет наблюдаться срыв захвата частоты, и джиттер на выходе синтезатора будет вообще "никаким", речь будет идти не о дрожании, а о срыве синхронизации цифрового потока.
По моим представлениям сигнал тактового генератора должен быть в любом случае незашумленным и иметь лучший джиттер, чем после синтезатора, а ФАПЧ внутри кристалла стоит именно для того, чтобы не тащить 10 ГГц по плате, но не чистить тактовый сигнал.
Может быть я и неправ, чего-то не понял, тогда прошу разъяснить, так как в самом деле хочу разобраться и не думал кого-либо критиковать.

[axalay]

Убедили! Задачу топикстартера можно попробовать решить с помощью PIN-диодов, только если она будет более внятно сформулирована.

А можно поподробнее или ссылочку для ознакомления?

To axalay: В компенсацию за хочу подкинуть идею: может лучше коммутировать не резисторы, а сам цифровой сигнал на разные терминаторы по программе. Частота ж ведь детская, у тех же AD таких коммутаторов полнО!

Таких сигналов пара десятков. И это решенеие станет проблематичным

[VCO]

А можно поподробнее или ссылочку для ознакомления?

Нет, c PIN-диодами я, пожалуй, погорячился, сигнал ведь цифровой, возможно до НЧ доходит. Ну для начала wiki посмотрите: http://ru.wikipedia.org/wiki/Pin_%D0%B4%D0%B8%D0%BE%D0%B4, а затем продукцию фирмы MA/COM: http://www.macomtech.com/PIN%20Switch%20an...nuator%20Diodes , но это всё ВЧ и СВЧ, а тривиальная цифра скорее всего не пройдёт!

Таких сигналов пара десятков. И это решенеие станет проблематичным

Тогда точно, сменные платы или разъёмы. Даже если представить себе первоначальное решение: пара десятков цифровых потенциометров - !