есть необходимость разных номиналов терминирующих резисторов на одну цепь (при подключении разных типов плат). Частоты 100 МГц. Годятся ли они? или как народ решает подобные проблемы?
Также желательно изменять последовательный резистор в цепи

Нет.

Грустно... И на 50 не годятся наверно. А как проще решать не подскажете?

+1 АЧХ гляньте, у них завал начинается от 100кГц примерно.

Не очень понятно, что Вам нужно. Подробнее опишите. Вот кабель 50-и омный - понятно, чем его терминировать. Вам в этот же разъем хочется другой кабель? Может, на кабель поставить? В жару телепатические способности плавятся...

просто можно воткнуть несколько вариантов плат, а на некоторых будут немножко разные стандарты, что влечет за собой разного номинала терминирующие резисторы, либо вообще их отсутствие. Хочется это решить чтоб было автоматически, то есть считывать код платы (простые перемычки) и настроить резисторы

Все равно мне непонятно. Где должны быть терминаторы? Нельзя ли их поставить несколько на одной плате, так, чтобы сигнал шел с каждой платы на свою цепь, или на каждой втыкаемой?

Ну бывает так что они должны быть на обоих концах, бывают, что на стороне приема либо передачи

1. Годятся, если работают в необходимом частотном диапазоне и допускают те уровни сигналов, которые будут иметь место в линии.
2. Не годятся, если не выполняется хотя бы одно из ключевых требований п.1.

два человека - два мнения ... Дыккому верить? Первые два ответа - категоричное нет. Второй ответ более филосовский - годятся если.... А есть ли таковые потенциометры, которые удовлетворяют этим "если". Знал бы не спрашивал. Просто слышал о таких потенциометрах, которым по SPI можно задавать номинал сопротивления с какой то дискретностью. Возможно у "Омных" потенциометров срез начинается не на 100 кГц....

Если сигналы не переходят через 0, то можно коммутировать транзистором составной терминирующий резистор.
Допустим у вас переходы между 75 и 50 омами. Ставите последовательно два резистора 50 и 25 Ом. 25 Омный резистор зашунтирован транзистором. Если транзистор закрыт, то треминирующая цепь имеет сопротивление 75 Ом, при его открытии остается 50 Ом.
Хотя никто не мешает поставить два транзистора для знакопеременного напряжения
Или использовать аналоговые переключаптели на резистор на МС типа 4051 или 4053

Может автор сжалится и скажет, какие у него сигналы, - цифровые или аналоговые.(?)

Ну я специально задал вопрос в данной конфе потому что чифровые сигналы

А есть принципиальная разница в согласовании?

Есть ... Для цифры нелинейность терминатора и собственные шумы не имеет большого значения.

Выше там правильно советуют. Используйте цифровые ключи для вкл/выкл терминаторов. 1 терминатор, 1 ключ. Вам это в копье правда влетит. Искать можно у Analog Device. Серия 4051 работают вроде до 1 МГц, я бы не поставил. На 100 МГц вы получите отражение от собственной входной емкости таких ключей и терминацию отрубить не сможете.

Есть. Если маленькие отражения для цифры не важны, то для аналогового сигнала...

Уже есть "быстрые" аналоговые переключатели. По даташиту на CD54/74HC4051 от TI http://www.chipfind.ru/datasheet/pdf/ti/cd74hc4051.pdf Minimum Switch Frequency Response at -3dB, fMAX лежит до 180 МГц для 4051 и 200 МГц для 4053. По моему мнению, дешевле и доставабельнее этих микросхем не найти. Их даже минский "Интеграл" делает.

Ещё, как вариант, если есть свободные входы/выходы МК/ПЛИС/просто логических двунаправленных буферов, то можно на них повесть волновые сопротивления и их переводить в hi-Z или Output состояние, тем самым подключая на землю/питание. Кстати, по альтеровской подписке на ящик что то подобное пробегало, когда в ПЛИС уже стоят волновые и на время, когда линия не используется их отключают для экономии энергии

Ну-ну, особенно если цифра - опорный генератор.



...возможно тоже, если погрешность допускает.

Сопротивление канала у этих даже HC405x, на мой взгляд, великовато. Всё ж до полусотни ом.

Поновее есть вещи с сопрогтивлением поменьше и частотами не хуже
http://focus-webapps.ti.com/general/docs/s...partNumber=ts5a
http://imrad.kiev.ua/search.shtml?qs=ts5a&query=any

Вы сами ответили на свой вопрос. Опорный генератор никогда не будет стоять рядом с DDR памятью ... если только по несчастливой случайности, и сигналы такие считаются скорей аналоговыми, просто поступают они на цифру ... Компоненты которые стоят в таком генераторе рассматриваются как аналоговые, хоть они и цифровые.

Вы же с xilinx работаете? А почему бы не сделать с подстройку опорного сопротивления для DCI? Правда есть будет многовато %)

Я работаю и с альтерой и с ксалинкс. В данном случае альтера. Внутри плиса не канает по той причине, что возможна подняжка и на 5 вольтвый сигнал. То есть не напрямую к фпга подключается.

Сделайте через делители. К примеру для тех же 75 и 50 ом надо взять два резистора 56 ома и два по 240 ом. Подклюяая или отключая которые имеем 50 или 75 ом в сумме при половинном входном на альтеру

...и кроме DDR памяти иных потребителей опорной частоты не существует )))

p.s. а вообще идея интересная нарисовалась - опорный генератор для DDR, а времянку, к примеру, проц или fpga формирует? У них, что, свой опорник?

При чём здесь потребление опорной частоты? Внешняя оперативная память самая шустрая и жрущая мощность железка, в результате чего все сигналы и девайсы рядом с ней ощущают это своими пинами и полигонами питания. Опорник для цифры может иметь джиттер и в 50 пс, и ничего особо страшного не случится. Уменьшится только максимальная рабочая частота. А для всякого рода оцифровщиков это смерти подобно, если только вы не напряжение питания мониторите.

Про FPGA и DDR я вас вообще не понимаю. Либо поясните, либо забудьте ....

Вообще нонсенс какой-то... Следуя изложенной логике работа любого проца с DDR уже под вопросом. Стоит такой проц или SoC по определению как можно ближе к DDR. У него внутри разных контроллеров в.т. числе скоростных немало. Но "...самая шустрая и жрущая мощность железка" в лице внешней DDR ему почему-то не мешает. Примеров - тьма.

Что касается "цифры", представьте, у Вас на борту 4 виртекса и все должны работать синхронно на максимально допустимых частотах. Допустим, получают данные по 256-ти байтной шине. Логично, что генератор будет один общий. Но названный джиттер, погагаю, погубит синхронизм точно.

Вам знакомо слово ЭМС? Или у вас на плате повсюду дифференциальные полосковые линии прошитые переходными? Надеюсь это так.

Вы для своих Virtex используете опорные генераторы с джиттером десятки и стони фемтосекунд? Если нет, о чём мы беседуем я понять не могу, ей богу. И вы наверное в своем Virtex или куче Virtexов PLL очень активно пользуете, не так ли? АЦП, ЦАП иногда снабжают стабилизаторами разного рода, но это совершенно не относится к УВХ. В том и отличие этих двух похожих, но разных тактовых сигналов. Требования к джиттеру у цифры всегда будут хуже чем у аналогового сигнала. Иногда опорные генераторы мало того что на одной плате не ставят рядом с шумящей цифрой, ещё и в отдельный экранированный, термостатированный блок упаковывают. Не забывайте, что у той же DDR стоит внутри DLL ... Именно потому что исходный тактовый сигнал является цифровым и зашумлен. А если бы он там не стоял, как знать, может и не было у нас сейчас DDR3 ...

Тот джиттер, который я назвал - он типичен для ПЛИС. И там написано, "может иметь". Следовательно может и не иметь. Не знаю как там у Virtex. Если его величина вас не устраивает по каким-то причинам, ставьте внешний генератор с ФАПЧ, и получите в районе 5 пс. В окружении табора Virtex иначе ИМХО быть не может. Если вы про какой-нибудь Ethernet 10 Гбит, ну так там 100% PLL стоит, который улучшает зашумленный тактовый.

Просто любопытно стало, как это? Что имелось ввиду под фразой: "там 100% PLL стоит, который улучшает зашумленный тактовый".
Нельзя ли объяснить?

Уж сильно от темы отошли ИМХО.



Обычно в сериалайзерах и десириалайзерах которые по LVDS стреляют на скоростях в несколько Гбит обязательно стоит генератор с ФАПЧ. Его основное назначение восстановить клок и зачастую провести его умножение в N раз. Думаю что и с Ethernet 10G такая же картина. А как иначе получить тактовый сигнал и почистить его затем? Я себе слабо представляю 10 ГГц на входе такого чипа.

Если вас интересует именно вопрос уменьшения джиттера с помощью синтезатора с ФАПЧ, то я могу его пояснить на столько, на сколько сам понимаю: связка ГУН + ФАПЧ работают в двух основных режимах. В первом режиме, если тактовый сигнал ГУН лучше опорного тактового сигнала происходит очистка входного тактового сигнала, и на выходе мы получаем почищенный тактовый сигнал. Во втором случае опорник лучше ГУН и мы подчищаем собственные фазовые шумы ГУН. При этом будут отличатся ФНЧ в цепи ФАПЧ. С этой позиции в ПЛИС уместно применение PLL, которая чистит входной тактовый сигнал, т.к. чистить фазовые шумы ГУН плотно окруженного цифрой, которая к тому же ещё может работать асинхронно смысла нет.

Вот, смотрим у альтеры этот документ.

Там приводятся следующие рисунки:
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла

Видим что в самой ПЛИС 2 тактовых сигнала. Один сдвинут на 90 градусов. Понятно что они формируются внутренним PLL FPGA. Но их можно завести и из вне, дабы уменьшить джиттер. Правда надо при этом учитывать нагрузку банка выводов, через который они заводятся. Ибо перекрёстные помехи свое дело сделают. Вот я о об этом и говорил товарищу HardJoker, что когда рядом работает пара десятков шумных однопроводных интерфейсов на скоростях в сотни мегагерц, то дело дрянь. А джиттер 50 пс, это ещё хорошо. Внутренний синтезатор ПЛИС с ФАПЧ уменьшает джиттер, подчищает тактовый сигнал, т.к. зачастую выбора нету. Всё вокруг переключается и излучает.

Если обратиться к физическому уровню 10Гбит Ethernet. Видим, что там даже 2 синтезатора с ФАПЧ. Один на прием, другой на передачу. Отсюда и 100%. Тактовый сигнал с частотой 10 ГГц никто заводить не будет. Он и излучать будет и капризничать по ЭМС. Для этого плату надо превратить в аналоговую и делать на хороших СВЧ материалах. А тут всё просто ... завели пониженный клок, умножили как надо, уменьшили джиттер. Живём и радуемся.

-----------------------------------------------

Для ГУН с ФАПЧ также типично фазирование тактового сигнала в определенной точке.
Если смотреть на требования джиттера входного и выходного клока синтезатора в Cyclone III, то видим цифры: входной максимум 200 пс, выходной максимум 300 пс. Отсюда вывод, что референсный клок должен быть чище и нифига этот PLL не очищает. Но с другой стороны всё таки разовые сбойные всплески он должен устранять, ИМХО.

А управляемый АТТ на 2Д419 Вас не устроит? Да 150 МГц нармально.

Убедили! Задачу топикстартера можно попробовать решить с помощью PIN-диодов, только если она будет более внятно сформулирована.

Процесс образования фазовых шумов в синтезаторах ФАПЧ носит сложный характер, но общие закономерности уже давно описаны и просчитаны. Внутри полосы ФНЧ фазовые шумы (т.е. джиттер во временном эквиваленте) ФАПЧ определяются главным образом генератором опорной частоты (тактового сигнала) и микросхемой синтезатора, за пределами полосы - фазовыми шумами ГУНа. Значит, чтобы улучшить джиттер зашумленного сигнала, надо максимально сузить полосу ФАПЧ, что в цифровых микросхемах обычно недоступно. Но даже если предположить, что полоса максимально сужена , то при зашумленном генераторе с плохим джиттером будет наблюдаться срыв захвата частоты, и джиттер на выходе синтезатора будет вообще "никаким", речь будет идти не о дрожании, а о срыве синхронизации цифрового потока.
По моим представлениям сигнал тактового генератора должен быть в любом случае незашумленным и иметь лучший джиттер, чем после синтезатора, а ФАПЧ внутри кристалла стоит именно для того, чтобы не тащить 10 ГГц по плате, но не чистить тактовый сигнал.
Может быть я и неправ, чего-то не понял, тогда прошу разъяснить, так как в самом деле хочу разобраться и не думал кого-либо критиковать.

Оффтоп
YIG, я не критикую и не сержусь. Просто тема далека от потенциометров. Модераторов злить не хочется .
Давайте обратимся к логике образования фазовых шумов в ГУН и опорнике. Опорный тактовый сигнал должен ещё дойти до фазового детектора в ПЛИС и по дороге наловит в любом случае, много или мало. Это от топологии зависит, от распределения пинов в банке ПЛИС. У ГУН другая проблема. Он цифрой окружен, его питание рядом с цифрой и весь фазовый шум определяется потреблением кристалла ИМХО. Дрожание земли и взаимная индуктивность выводов делает свое черное дело. По сути полоса частот в которой опорный сигнал и тактовый зашумляются одинакова.
Пусть во входном опорном сигале происходит единичный сдвиг фазы тактового сигнала и ФНЧ у нас весьма узкополосный. В результате такого разового сбоя он просто не успеет отработать его. ГУН будет продолжать молотить на той же частоте. Если ФНЧ широкополосный, то в силу инерционности произойдёт попытка плавной перестройки ГУН. Очистка случится, но её результатом станет девиация тактовой ГУН. Как происходит формирование сигнала Locked я не знаю (аналог или цифра). Пусть цифрой он отслеживает определенную длительность импульсов. Судя по даташиту на Cyclone III входной джиттер должен быть меньше 200 пс. А выходной при этом не будет превышать 300 пс. Т.е. добавочный джитер самого ГУН около 100 пс, а цепочка детектирования Locked отслеживает разность фаз в 200 пс. ИМХО. Предположим, что фаза входного тактового сигнала скакнула на 300 пс, а ГУН в это же время скакнул из-за выброса по питанию на 100 пс. В итоге мы отфильтруем этот джиттер в целых 300 пс и застрахуем весь дизайн от единичного сбоя при плохом качестве опорного сигнала. ИМХО.

Спасибо, tema-electric, Вы этой фразой случайно подтвердили мои сомнения: всё-таки джиттер в ФАПЧ скорее всего увеличивается, а не уменьшается, чего и следовало ожидать. Вашу логику в механизме стабилизации джиттера умноженной частоты легко уяснил, буду искать подтверждения эффективности этого механизма в Интернете, пока не нашёл. Прошу у Всех прощения за , но вопрос был очень важным для меня (я уже около четырёх лет занимаюсь ФАПЧ, но так и не убедился в том, что всё что нужно, знаю о ней).

To axalay: В компенсацию за хочу подкинуть идею: может лучше коммутировать не резисторы, а сам цифровой сигнал на разные терминаторы по программе. Частота ж ведь детская, у тех же AD таких коммутаторов полнО!

А можно поподробнее или ссылочку для ознакомления?


Таких сигналов пара десятков. И это решенеие станет проблематичным

ИМХО компактного и хитрого решения вы здесь не найдёте. Вам нужно делать шлейфовую шину. Вешать всё что вам нужно на неё, в конце шины ставить тристабильный буфер с резюками впослед. Возможно вы найдете уже со встроенными терминаторами или примените бюджетную ПЛИС с возможностью такой терминации. Когда терминаторы будут вам не нужны, просто переводите буфер в 3 состояние и всё.

Сложности :
1 - питание буфера должно быть не меньше напряжения холостого хода на такой линии.
2 - придётся усекать и длину ответвлений от шины и длину до терминаторов, чтобы не звенело.

Нет, c PIN-диодами я, пожалуй, погорячился, сигнал ведь цифровой, возможно до НЧ доходит. Ну для начала wiki посмотрите: http://ru.wikipedia.org/wiki/Pin_%D0%B4%D0%B8%D0%BE%D0%B4, а затем продукцию фирмы MA/COM: http://www.macomtech.com/PIN%20Switch%20an...nuator%20Diodes , но это всё ВЧ и СВЧ, а тривиальная цифра скорее всего не пройдёт!

Тогда точно, сменные платы или разъёмы. Даже если представить себе первоначальное решение: пара десятков цифровых потенциометров - !

С Pin диодом, кстати, можно сделать терминатор. Есть с частотой от 1 МГц, даже 0,1 МГц, но в схема будет громоздкой. Придется поставить разделителльный конденсатор и дроссель для подачи на него смещения. А также, как минимум два резистора для задания тока через диод.
На низкой частоте схеме уже звенеть нечем, звуковики волновые не согласуют

Если вернуться к первоначальному вопросу коммутации согласующих нагрузок для частот 100МГц, то предлагаю посмотреть этот документ. Исходя из него можно попробовать использовать серию CBT. Ее и аналоги делают TI, IDT, NXP. При 5В питания сопротивление не более 5-7 Ом для сигналов до 3В.