Проблема с симуляцией DDR2, DDR2 SDRAM High perfomance controler Опции

[alex_os]

Добрый день.


Quartus 9.0 sp1.
Modelsim 6.4a ( тот что поставляется вместе с квартусом ).

Сгенерил мегавизардом DDR2 SDRAM High perfomance controler. Попробовал запустить его в моделсиме.
Использовал для симуляции сгенеренные визардом *vho файлы и тестбенч. Также визард сделал какую- то
универсально-абстрактную модель DDR2 памяти. Вот эта память почему-то и не работает в нее пишется,
но ничего из нее не читается, такая вот read-only память. У кого-нибудь эта память работала?

[torik]

Т.е., например, вот эта модель:
http://www.micron.com/products/ProductDeta...47H128M16HG-37E
вполне подходит?

Теперь вопрос в том, как грамотно написать тестовый модуль, есть примеры?

Там же имеется и тестбенч, но я что-то не вкуриваю как им воспользоваться.

Я предполагал так:
пишу топовый модуль у которого две группы портов - для DDR2 памяти и внешнего интерфейса (в моем случае авалон-мастер).
Далее пишу тестбенч, где подключаю топовый модуль. К портам памяти подключаю модель памяти, а на порты интерфеса "рисую" тестовое воздействие.

Иными словами нужен тестбенч еще и для DDR2 High performance controller. Где можно посмотреть что-то такое?

[DmitryR]

вполне подходит?

Повторюсь: надо взять документацию на SODIMM и использовать модель тех чипов, которые там установлены.

пишу топовый модуль у которого две группы портов - для DDR2 памяти и внешнего интерфейса (в моем случае авалон-мастер).
Далее пишу тестбенч, где подключаю топовый модуль. К портам памяти подключаю модель памяти, а на порты интерфеса "рисую" тестовое воздействие.

Если у вас авалон-мастер, то тестовое воздействие вы туда наверное не пририсуете.

Иными словами нужен тестбенч еще и для DDR2 High performance controller.

С какой целью? У него простой интерфейс, а в его работоспособности сомневаться не приходится.