реклама на сайте
подробности

 
 
> дифф пары и зазор от shape, не работает ограничение
Ant_m
сообщение Sep 9 2010, 08:18
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 756
Регистрация: 14-08-07
Из: Москва
Пользователь №: 29 765



Cadence 16.3 hotfix 8

Не хочет работать ограничение, увеличивающее зазор между линией и полигоном. Причем, это наблюдается только с проводниками входящими в дифф. пару, с остальными все работает.
В ограничениях я задаю зазор 1.6 мм, а получаю примерно 0,4мм. Зазор, от свойств задаваемых в constrain manager, не зависит. А меняется только в свойствах полигона.
Вот картинки, на первой дифф пара TFI_RX14 с ее свойствами, на второй заданные ограничения, а на третьей измеренный зазор между shape and cline.
Прикрепленное изображение

Прикрепленное изображение

Прикрепленное изображение


Чего с этим делать? Ручками расставлять constrain area? Увеличивать, тупо, зазор во всем полигоне не подходит.

Да и еще вопрос - как заставить pcb editor считать импеданс проводника не только от shield layer, а еще учитывать полигоны на том же слое что и проводник?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Ant_m
сообщение Sep 10 2010, 06:54
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 756
Регистрация: 14-08-07
Из: Москва
Пользователь №: 29 765



Решение такое:
- Объединил все нужные дифф пары в класс.
- Сделал в spacing constrain область с привязкой к классу (region-class), в нем указал нужный зазор между полигоном и линией.
- В pcb editor расставил area, где сходятся все дифф пары (у меня это bga корпус и ряд конденсторов).

Дальше начинает работать багфича, что констрейн области, между проводником и shape, применяется к проводнику на всю его длину, а не только в указанном регионе. В результате дифф пары оказываются с нужным зазором по все плате.

Прикрепленное изображение

Go to the top of the page
 
+Quote Post
Old1
сообщение Sep 10 2010, 07:38
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 697
Регистрация: 26-07-05
Из: Могилев
Пользователь №: 7 095



Цитата(Ant_m @ Sep 10 2010, 08:54) *
Решение такое:
- Объединил все нужные дифф пары в класс.
- Сделал в spacing constrain область с привязкой к классу (region-class), в нем указал нужный зазор между полигоном и линией.
- В pcb editor расставил area, где сходятся все дифф пары (у меня это bga корпус и ряд конденсторов).

Дальше начинает работать багфича, что констрейн области, между проводником и shape, применяется к проводнику на всю его длину, а не только в указанном регионе. В результате дифф пары оказываются с нужным зазором по все плате.

Прикрепленное изображение

У меня в 16.3 хф007 и в 16.3 хф014, зазоры между шейпами и диффпарами отрабатывает нормально... Если сохранилась старая версия проекта проверьте какие зазоры назначены и какие есть фактически командой cns show, может быть что-нибудь прояснится...
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 14:52
Рейтинг@Mail.ru


Страница сгенерированна за 0.01391 секунд с 7
ELECTRONIX ©2004-2016