у меня сложилась ситуация, когда вычислительной мощности блока не хватает, и я хочу часть блока (15-20% по объему), в которой происходит наибольщий затык заставить работать на удвоеной/утроеной частоте.
В голову мне приходит(и по опыту старых проектов) что лучше весь блок посадить на высокочастотный клок и сфоримровать из него нужный сигнал разрешения (1/2, 1/3). Но вот вызывает сомнение не вызовет ли это проблем в сети распространения клока и сигнала разрешения, на "низкочастотной" части блока.
Можно посадить "низкочастотную" часть просто на 1/2, 1/3 клока, но ИМХО здесь появитсья асинхронность клоков во всей красе.
Вариант с асинхронным фифо (у Xilinx аппаратным), не очень подходит, т.к. вызовет проблемы последующей увязки выхода с остальной частью схемы.
Если вам не сложно, по собственному опыту посоветуте как лучше реализовать "локальное" увеличение тактовой частоты работы, или 1 вариант это самый оптимум ?
Группа: Свой
Сообщений: 98
Регистрация: 13-01-06
Пользователь №: 13 134
Сори. не правильно понял вопрос . Именно для вашей ситуации подходит система с разрешениями. Хотя фифо может спасти в ситуации 1/1.8 к примеру )))) я просто в основном думал про интерфейсные разноклоковые блоки, между которыми разрешений быть не может. и тада тока фифо. ну вообщем вы и сами все понимаете.))
Гуру посоветуйте!, какой подоход к мультиклокову дизайну лучше (+)
Jan 24 2006, 06:21
.
