Преобразование схемотехнического файла, преобразовать схему в файл описания VHDL или Verilog Опции

[atmicandr]

Здравствуйте всем ПЛИСоводам! Помогите пожалуйста с таким вопросом: я решил серьёзно заняться ПЛИС фирмы Xilinx сначала с семействами XC9500, для этих целей есть прогер и ISE Xilinx 9.2, ну и сами микросхемы естественно. Есть довольно много интересных проектов на базе Altera. Скажите пожалуйста, можно ли сделать так: есть схемотехнический файл проекта для Quartus, в Квартусе сконвертировать из него файл с расширением .v или .vhd, сделать его основным файлом описания устройства в Xilinx, а затем пройдя все стадии создания проекта в ISE, зашить ПЛИС? Такой вариант я пока хочу опробовать для замены семейств Altera MAX3000, MAX7000, MAX7000S на XC9500, XC9500XL. Если такое возможно, то подскажите как это сделать. Первый такой опыт я получил заменой EPM7064SLC44-10 на XC9572-15PC44C, там все обстояло так: у меня был основной файл проекта в графическом формате для Квартуса, я его распечатал и на его подобие создал основной файл проекта в ISE, естественно с учетом особенности условных обозначений макроэлементов в САПР, скомпилировал, просимулировал, прошил XC, учел то что у производителей разная цоколевка, вставил в устройство и оно заработало (радости у меня было дофигище), но сами знаете как муторно рисовать в ИЗЕ графический файл. Помогите решить вопрос. С уважением Корчагин Андрей.

[des00]

Скажите пожалуйста, можно ли сделать так: есть схемотехнический файл проекта для Quartus, в Квартусе сконвертировать из него файл с расширением .v или .vhd, сделать его основным файлом описания устройства в Xilinx, а затем пройдя все стадии создания проекта в ISE, зашить ПЛИС?

если не использовалось ни одного lpm модуля то можно. в противном случае переводите вручную %)

ЗЫ. Завязывайте вы рисовать RTL код, 21 век на дворе всё таки %)

[atmicandr]

если не использовалось ни одного lpm модуля то можно. в противном случае переводите вручную %)

ЗЫ. Завязывайте вы рисовать RTL код, 21 век на дворе всё таки %)

Да я бы рад следовать за 21 веком, описывая свойства изделия на VHDL или Verilog, но мозг никак не хочет это хозяйство воспринимать, хотя я осознаю то, что это очень нужно и вроде бы, со слов многих, проще, особенно если пользователю начинающему с нуля взяться за Verilog. Я и ISE начал осваивать с книги Зотова, пользовался Квартусом и ИЗЕ, дак вот САПР для Ксайлинкса гораздо проще по восприятию, хотя я замаялся осваивать IMPACT (ничерта у меня по началу не выходило, опять же помогла книга). Ну и чуть не забыл- мне в самом начале очень помогла обучалка с сайта Радиокот, только с её помощью я понял как по шагам создавать проект и получил первое представление о схемотехническом вводе.

Сообщение отредактировал atmicandr1 - Sep 15 2010, 08:17