Цитата(Figaro @ Jan 23 2006, 11:42)

По ссылке обсужают DPLL, т.е. цифровой PLL. Меня же интересует DLL (Delay Locked Loop).
Цитата(Figaro @ Jan 23 2006, 11:42)

где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.
Примеров никаких не надо. Интерес пока только теоретический. Цель вопроса - создание грамотного "рояля в кустах" в случае возникновения попытки задать соответствующий вопрос на защите диплома.
Цитата(iosifk @ Jan 23 2006, 09:10)

Счетчики, схема сравнения и тд.
задержки устанавливаются с дискретом.
Меньше зависит от аналогового питания.
А дальше по документации.
Удачи.
Изучать документацию сейчас времени нет. Ваш ответ Я понял так - имеется некий набор элементов, с помощью которых формируется итоговая задержка. Количество элементов, видимо, определяется в зависимости от расфазирования сигналов. А способ определения фазового сдвига такой же как и в PLL (некий фазочувствительный элемент)?