С PLL более менее знаком. Если ничего не путаю, то структурно PLL представляется в виде системы с обратной связью, на входе которой стоит фазочувствительный элемент. Выход берется с генератора, управляемого напряжением (ГУН). Фазовый компаратор (ФК) определяет наличие рассогласования сигналов, при появлении которого ГУНу дается команда подвинуть сигнал влево или вправо. Вроде бы еще в системе фильтры должны быть, но это уже тонкости. Таким образом фаза сигнала двигается ГУНом, а факт рассогласования определяется ФК.
А теперь может ли кто мне примерно в таком же ключе поведать о принципе работы DLL. Слово Loop в названии по всей видимости означает, что это тоже система с ОС. Как происходит распознавание фазового сдвига? И как реально двигается фаза выходного сигнала.
Полная версия этой страницы: PLL и DLL
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(maksya @ Jan 22 2006, 20:48) 
С PLL более менее знаком. Если ничего не путаю, то структурно PLL представляется в виде системы с обратной связью, на входе которой стоит фазочувствительный элемент. Выход берется с генератора, управляемого напряжением (ГУН). Фазовый компаратор (ФК) определяет наличие рассогласования сигналов, при появлении которого ГУНу дается команда подвинуть сигнал влево или вправо. Вроде бы еще в системе фильтры должны быть, но это уже тонкости. Таким образом фаза сигнала двигается ГУНом, а факт рассогласования определяется ФК.
А теперь может ли кто мне примерно в таком же ключе поведать о принципе работы DLL. Слово Loop в названии по всей видимости означает, что это тоже система с ОС. Как происходит распознавание фазового сдвига? И как реально двигается фаза выходного сигнала.
А теперь может ли кто мне примерно в таком же ключе поведать о принципе работы DLL. Слово Loop в названии по всей видимости означает, что это тоже система с ОС. Как происходит распознавание фазового сдвига? И как реально двигается фаза выходного сигнала.
Счетчики, схема сравнения и тд.
задержки устанавливаются с дискретом.
Меньше зависит от аналогового питания.
А дальше по документации.
Удачи.
почитайте
http://electronix.ru/forum/index.php?showtopic=8884
где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.
http://electronix.ru/forum/index.php?showtopic=8884
где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.
Цитата(Figaro @ Jan 23 2006, 11:42)
По ссылке обсужают DPLL, т.е. цифровой PLL. Меня же интересует DLL (Delay Locked Loop).
Цитата(Figaro @ Jan 23 2006, 11:42)
где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.
Примеров никаких не надо. Интерес пока только теоретический. Цель вопроса - создание грамотного "рояля в кустах" в случае возникновения попытки задать соответствующий вопрос на защите диплома.
Цитата(iosifk @ Jan 23 2006, 09:10)
Счетчики, схема сравнения и тд.
задержки устанавливаются с дискретом.
Меньше зависит от аналогового питания.
А дальше по документации.
Удачи.
задержки устанавливаются с дискретом.
Меньше зависит от аналогового питания.
А дальше по документации.
Удачи.
Изучать документацию сейчас времени нет. Ваш ответ Я понял так - имеется некий набор элементов, с помощью которых формируется итоговая задержка. Количество элементов, видимо, определяется в зависимости от расфазирования сигналов. А способ определения фазового сдвига такой же как и в PLL (некий фазочувствительный элемент)?
Цитата(maksya @ Jan 23 2006, 17:11)
По ссылке обсужают DPLL, т.е. цифровой PLL. Меня же интересует DLL (Delay Locked Loop).
пардон
Цитата(maksya @ Jan 23 2006, 17:11)
А способ определения фазового сдвига такой же как и в PLL (некий фазочувствительный элемент)?
Вот это я незнаю.
Кольцевой генератор (ring oscillator) на логических элементах с регулируемым напряжением питания. Регулятор внутренний. Задержка элемента зависит от напряжения питания.
Цитата(khach @ Jan 25 2006, 13:03)
Кольцевой генератор (ring oscillator) на логических элементах с регулируемым напряжением питания. Регулятор внутренний. Задержка элемента зависит от напряжения питания.
Дайте пожалуйста, если не трудно, более подробное описание и примеры применения или отошлите..
что за элементы с регулируемой задержкой напряжением питания?
И где оно применяется?
Цитата(Figaro @ Jan 23 2006, 11:42)
почитайте
http://electronix.ru/forum/index.php?showtopic=8884
где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.
http://electronix.ru/forum/index.php?showtopic=8884
где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.
если не трудно поделитесь ссылкой
а то я погуглил и нифига не нашёл
заранее спасибо
Например
http://www.techonline.com/community/ed_res...e_article/14627
Сейчас трудно уже найти- все забила реклама и техописания, а некоторое время назад встречал проект на мелком Хилинхе (или альтере), может даже CPLD, где кольцевой генератор был собран внутри, а задержка управлялась LM317 , которая питала ядро.
http://www.techonline.com/community/ed_res...e_article/14627
Сейчас трудно уже найти- все забила реклама и техописания, а некоторое время назад встречал проект на мелком Хилинхе (или альтере), может даже CPLD, где кольцевой генератор был собран внутри, а задержка управлялась LM317 , которая питала ядро.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.