Cooper это способ принудительной заливки части платы (всей указанной площади без исключения на другие цепи, зазоры, via и т.д.). Он может быть ассоциирован с какой-либо цепью. В layout cooper прозрачен для online DRC - его как-будто нет (но при Verify Design ошибка будет выдана). В router наоборот - cooper по сути является областью запрета трассировки для любой цепи, кроме ассоциированной с ним. Вот такие вот пирожки с котятами. Зачем так различно сделано - покрыто мраком.
На слое split\mixed области металлизации делаются с помощью Cooper Poor (не Cooper !!!).
--------------------
Вам помочь или не мешать?
|