помогите разобраться с bidir пинами и шинами, несинтезируется общая шина Опции

[AlexRayne]

здраствуйте. сижу в ква 9,1
рабочий проект перестал компилироваться с моими самописными на верилоге модулями. в модулях на общую шину вешаются регистры со своими стробами чтения и записи.
наваял тест с попыткой использования шины и пот что получилось:
когда общая шина используется чисто внутри без попытки вывода наружу ( из кристала) - все синтезируется.
при попытке вывести состояние шины наружу без разницы чем - чисто выходами, берез буферы или инверторы, синтез рубится с сообщениями вида:
Error: The pin "pin_name15[3]" has multiple drivers due to the conflicting nodes "tst_tribuf:inst|tst_tribuf_gate:inst2|lpm_bustri0:inst6|tridata[3]" and "tst_tribuf:inst|tst_tribuf_gate:inst1|lpm_bustri0:inst6|tridata[3]"

помогите понять чего я делаю нетак?

Сообщение отредактировал AlexRayne - Sep 25 2010, 13:18

[AlexRayne]

Простите господа ламера, был неправ во всем, жестоко извиняюсь и за отсутствие исходников и за невнимательность по которой пытался заставить одновременно (одним общим сигналом чтения) читать на общую шину 2 разных регистра.
закрываем тему.
А может просто по молитвам нашим божией волею все заработало, ибо до того полдня бился с вариантом когда вообще у всех регистров сигналы чтения были независимые точно совершенно.
Вобчем все стало синтезироваться совершенно чудесным образом - просто дал всем портам нормальные читаемые имена, вместо тех что ква раздает поумолчанию

Сообщение отредактировал AlexRayne - Sep 25 2010, 20:41