Да точно, спасибо Uree, как же я раньше не догадался. Попробовал в Xilinx ISE, действительно генерит. Правда он вместо назначения каждому пину RLC значений создает PKR матрицу. Надо проверить, понимает ее Hyperlynx или нет. Есть смутные подозрения, что не поддерживает. А по поводу вычисления PKG данных, я ничего специально не вычислял. PKG матрица содержит все необходимые данные в виде матрицы, все что я сделал, это взял данные из матрицы и сложив, умножив, поделив вывел данные для конкретного пина в виде R L C значений.Как именно, уже не помню, но из описания PKG матрицы в спецификации IBIS можно понять, как вывести RLC значения. Ну а потом вписал эти значения напротив каждого пина. Если Hyperlynx честно поддерживает PKG информацию, а не использует общие значения RLC для всего чипа, тупо прикладывая их к каждому пину, то можно обо всем этом забыть, сгенерировать IBIS модель, и скормить ее Hyperlynx.
|