генератор cинуса и Clock Fanout Buffer, насколько это плохо? Опции

[STAR_IK]

Доброго времени суток. Для тактирования АЦП собираюсь применить генератор ГК-163 с синусоидальным выходом и Clock Fanout Buffer ADCLK948 от Analog Devices. После генератора сигнал преобразуется в диференциальный с помощью трансформатора 1:1. Однако в даташите на ADCLK948 в качестве возможных входных сигналов синус не присутствует, есть только КМОП, LVPECL, LVDS, CML. Вопрос - насколько плохо подавать синус на вход ADCLK948 и плохо ли это вообще? Фазовые шумы в даном случае критичны, т.к. АЦП 16-разрядный 100 МГц.

[тау]

Вопрос - насколько плохо подавать синус на вход ADCLK948 и плохо ли это вообще? Фазовые шумы в даном случае критичны, т.к. АЦП 16-разрядный 100 МГц.

к синусу терпимо, но есть НО - у вас 0.3Vp с генератора на 100 мгц. или 0.3*6.28e8=2e8 V/cек или 0.2 V/nS и та микруха хочет не менее 5 V/ns чтобы не запортить джиттер. (рисунок 12 даташита) .
с 0.3 она грозится дать вам более 250fS джиттера . Вам бы на 12дБ покрепче синус опоры, впишитесь в 1 V/ns , гарантированно получите прибавку шумов не более 250fS и эта цифра не испортит сильно все остальное.
Что касается критичности шумов к Вашему АЦП, то чтобы вытянуть из нее SNR хотя бы 74dB в полосе сигнала, ну скажем 30МГЦ , джиттер должен быть не более 1 пикосекунда. SNR_JITTER = 20log (2pi • fIN • tJITTER)

[STAR_IK]

к синусу терпимо, но есть НО - у вас 0.3Vp с генератора на 100 мгц. или 0.3*6.28e8=2e8 V/cек или 0.2 V/nS и та микруха хочет не менее 5 V/ns чтобы не запортить джиттер. (рисунок 12 даташита) .
с 0.3 она грозится дать вам более 250fS джиттера . Вам бы на 12дБ покрепче синус опоры, впишитесь в 1 V/ns , гарантированно получите прибавку шумов не более 250fS и эта цифра не испортит сильно все остальное.

Не могли бы Вы подсказать откуда берется цифра 0.3Vp??? Я так понял что это скорость нарастания, но она не должна зависить от шумов.