Xilinx инновирует !, Enabling more than Moore’s Law. Опции

[maugli]

Xilinx Stacked Silicon Interconnect Extends FPGA Technology to Deliver 'More than Moore' Density, Bandwidth and Power Efficiency.
Enables 100x Improvement in Die-to-Die Bandwidth Per Watt and 2-3x Capacity Advantage Over Monolithic Devices.

[rloc]

Как я понял, новая фишка в следующей фразе

purely vertical die-stacking approach been taken

т.е. в Virtex-7 кристаллы будут наращиваться вертикально и нет никаких ограничений в суммарном объеме конечной микросхемы. Между вертикально нарощенными кристаллами будет порядка 10000 соединений, которых должно хватить для внутренних связей без потери скорости и мощности на передачу.

[Methane]

Я
т.е. в Virtex-7 кристаллы будут наращиваться вертикально и нет никаких ограничений в суммарном объеме конечной микросхемы.

Ну не нада гнать! Корейцы уже давно делают в одном корпусе RAM+Флеш+проучую фигню.

[DmitryR]

Ну не нада гнать! Корейцы уже давно делают в одном корпусе RAM+Флеш+проучую фигню.

Надо читать внимательно. У MCP типа "RAM+Флеш+прочее" количество соединений между кристаллами на два наверное порядка или даже на три меньше, чем заявлено у Xilinx.

[Methane]

Надо читать внимательно. У MCP типа "RAM+Флеш+прочее" количество соединений между кристаллами на два наверное порядка или даже на три меньше, чем заявлено у Xilinx.

Просто такой цели не ставили. Вообще, у вас такие проекты что в самую большую ПЛИСину не влазят? Лучше бы ксилинкс сделал ПЛИСину с загрузочной флешей сразу. Альтере тоже не помешало бы. А там бы можно было бы повесить ей на борт ОЗУ какое-то. Было бы полезнее, чем мега-громадная ПЛИСина, с которой все равно придется работать как с кучей ПЛИСин соединенных проводами.