Цитата(Hoodwin @ Nov 3 2010, 14:04)

А чем неудобно делать "как положено"? Я вот вообще не люблю back annotate, и делаю его лишь для того, чтобы переименовать детали на плате. А всякие цепи уж свопить, так это лучше я алиасы на схеме сам подвину, чем оно мне выводы начнет тасовать на схеме.
А вообще лучше примеры конкретные приводить, а то непонятно, что там Вам удобнее, а что лучше.
Uree подробно объяснил проблему. А в проектах с FPGA своп пинов на каждом шагу.
Париться надо в бане.