HyperLynx, вопросы Опции

[dysan]

1.Загнал топологию из Expedition(7.9) в HyperLynx(8.1), подцепил модели, запустил быстрый анализ для выбранных цепей(BoardSim). Получаю отчет, в котором написано:
Driver to Resistor R65 max. length exceeded!
(Includes electrical length derived from package parasitics.)
found length ............ 001.020 cm
max. recommended length . 000.206 cm

Посегментно промеряю через свойства сегментов длину вышеуказанного участка - совпадает. Возвращаюсь в Экспедишн, замеряю там - 8,84мм. Знаю, что Экспедишн не врет. Вопрос - почему врет HyperLynx?

2.Вопрос несколько отстраненный - зачем в редакторе стека допустимо менять значение тангенса угла диэлектрических потерь для материала диэлектрика? Он же, вроде, рассчитывается исходя из диэлектрической константы(и на значение импеданса не влияет) или я ошибаюсь?

Сообщение отредактировал dysan - Nov 26 2010, 11:46

[Александр Карась]

Pin-Signal - только в настройках симуляции, или кривость модели?.. Есть подозрение, что в CES проекта указана длина трассы от драйвера до терминатора, например 5мм, а HyperLynx видит ещё и ту часть, которая внутри микросхемы, и в обще случае получается, к примеру 5.1мм. Проверьте это.
Модели парсили перед использованием? Может там чёрт знает что....

Сообщение отредактировал Александр Карась - Nov 30 2010, 08:24

[dysan]

Pin-Signal - только в настройках симуляции, или кривость модели?..
dysan, а модели парсили перед использованием? Может там чёрт знает что....

С моделями вроде все нормально, одну сам ISE(от Xilinx, причем разные версии опробованы) синтезирует и она совпадает со скачиваемой с xilinx.com, вторая скачивается с сайта производителя(NationalSemiconductor, к примеру). Чисто визуально соотвествуют структуре нормального ibis-файла и проходят проверку в HyperLynx IBIS Editor, одна(прикрепил во вложении) правда с варнингами:
WARNING (line 1753) - Vmeas should not be specified for model type Input
WARNING (line 1754) - Cref should not be specified for model type Input
WARNING (line 1755) - Rref should not be specified for model type Input
WARNING - Model OSC25_XI: POWER Clamp : Typical value never becomes zero
WARNING - Model OSC25_XI: POWER Clamp : Minimum value never becomes zero
WARNING - Model OSC25_XI: POWER Clamp : Maximum value never becomes zero

Но модель OSC25_XI я вообще для моделирования не использую и все варнинги относятся именно к ней. А к пинам микросхемы, которые я моделирую, подцеплены другие модели. Я так в spreadsheet HyperLynx во время быстрого анализа и указывал. И отчет получаю именно по выбранным мною цепям.
Насчет Pin-Signal - не понял, если вы о правильности сопоставления нужным пинам нужных сигналов и моделей, то там все нормально.

1. Возможно, что-то с согласованиями, попробуйте с визардом согласований "поиграться"
2. Er - это свойство материала, которое также влияет на волновое сопротивление линии (совместно с шириной трассы, толщиной и её расстояние от опорного слоя).

Под Er обычно подразумевают диэлектрическую константу(проницаемость материала), я имел ввиду - тангенс угла диэлектрических потерь, он фигурирует как LossTangent.
А что там может быть с согласованиями такого в результате чего HyperLynx должен неадекватно длину провода посчитать? Резистор один последовательно стоит, номинал указан. Поменять - меняется уровень овершотов с андершотами, длина таже.

А фразу "Includes electrical length derived from package parasitics" вы как интерпретируете?

Подсказка: цепь идет не только по плате, есть отрезок и внутри корпуса микросхемы.

Неужели до такой степени, что 8,84мм превращаются в 001.020 cm? Кстати, когда я замерял длину всего провода посегментно через свойства сегментов(там указывается длина выбранного сегмента), то сумма длин этих сегментов совпадала с общей длиной всего провода посчитанного при быстром анализе.

Прикрепленные файлы

 dp83865.rar ( 13.86 килобайт ) Кол-во скачиваний: 14