clk_wiz_v1_5, проблема с выходом LOCKED Опции

[artix]

Доброго времени суток уважаемые форумчане! Возникла проблема: проект, который нормально работает на плате со Spartan3 (XC3s700A), не работает на плате со Spartan6 (xc6slx150t). В системе ничего не менял, кроме DCM под соответствующую платформу. С помощью ChipScope выяснил, что проблема в этих самых ДЦМ: выходы LOCKED , остаются в состоянии "0", на протяжении всего времени. Эти выходы заводятся, на входы "RESET" соответствующих кусков схем логики, которую они должны тактировать. То есть получается, что вся оставшаяся часть системы держится выходами LOCKED DCM, в ресете. Делал временное моделирование (Post-Place and Route), там все работает как надо. По старту в течении 5 тактов организовываю ресет для них как пишеться в документации... но ничего не работает.... Пожалуйста, кто ведает, помогите или хотя бы толкните в нужном направлении!Оч. горю с проектом! Заранее большое спасибо!!!!

[Shtirlits]

Какая версия ISE ? Может пока попробовать с 11.5 ? Хотя там тоже не все замечательно http://www.xilinx.com/support/answers/34767.htm
При компиляции проекта нет подозрительных сообщений ?
Как убедились, что частоты доходят до блока тактирования ?