Быстрый преобразователь уровней, для логического анализатора на FPGA Опции

[vitalinea]

Хочется сделать на основе FPGA логический анализатор для сигналов 5 и 3.3 В. Spartan-3E, наверное, позволит сделать частоту выборки в 400 Msamples/s (200Mhz system clock, измерять по обеим фронтам и писать в BRAM). А что лучше всего поставить для преобразования сигнала на щупе из диапазона 0-5 вольт в 0-3.3 вольт для FPGA и способное работать на такой большой частоте (в районе 200MHz)?

Искал среди level shifters и 5-volt tolerant buffers -- все попадались медленные. А можно ли использовать для перобразования уровня FET Bus Switch типа такого SN74CB3T3306 (инфо на ti.com)?

Что обычно стоит в быстрых логических анализаторах на входе (для преобразования уровней, для защиты от перенапряжения)?

[анатолий]

Входные ПАДы ПЛИС имеют компараторы и сгруппированы так, что могут быть запрограммированы иметь регулируемый порог срабатывания.
Этот порог нужно установить внешним источником напряжения.
Думаю, этого будет достаточно для лог. анализатора.
Чтобы он имел отрицательный порог, нужно установить искусственную входную землю с приподнятым потенциалом или сделать на входе
сумматор напряжений из 2-х резисторов.
Можно такие ПАДы спаять вместе - и тогда получится быстродействующий компаратор, если с этих входов записывать
в триггеры по синхросигналам со сдвинутой фазой.
Хотя в этом случае лучше использовать аппаратный SERDES, которых есть много в новых ПЛИС.