Создание линий задержек в ALTERA MAX+Plus II, Не получается Опции

[prottoss]

Начал осваивать ПЛИС. Из доступных оказались ALTERA EPM7032(64). Откопал на дисках версию 9.4, и пользуюсь пока ей. Языки программирования для ПЛМ еще не освоил, но наваял схему в графическом редакторе. Вроде разобрался с симулятором. Но вот проблема, не могу скоструировать удвоитель частоты на элементах XOR во вложенной схеме. Наверное компилятор оптимизирует лишние винтели и, при подаче на "input" последовательности импульсов на выходе "output" только лог. "0". а по идее должны быть импульсы с частотой, в два раза большей чем на "input" и длительностью, равной сумме задержек на трех первых элементах XOR. Есть какие нибудь способы решить проблему?

Эскизы прикрепленных изображений

 

[k0t]

Работать то оно может и будет, но сама Altera не рекомендует использовать логику для формирования задержек, следовательно ничего хорошего из этого не выйдет.

Работать будет. Ничего страшного в удвоителе частоты нет.

Как минимум нужно будет анализировать реализацию на уровне макроячеек компилятором.

Зачем?

Проблема в том, что схема нарисованная в графическом редакторе может быть совсем по другому реализованна оптимизирующим компилятором, соответственно прогнозировать результат очень сложно.

Гы lcell компилятор не при каких условиях не имеет права выкидывать. Кстати, схема, нарисованная в графике, компилятором оптимизируется точно также.

К тому же, как я понял этот сигнал будет использоваться как тактовый, что есть плохо, так как для этих целей оптимально использовать Global Clock, который обеспечивает минимальную задержку "синхросигнал-выход", т.е выиграш на удвоении частоты может быть потерян за счет увеличенных задержек.

Используй global. Т.е. просто подай выход удвоителя на global. И будет тебе щасстье

Это только часть проблем, разберись с архитектурой ПЛИС, которые используешь, и ситуация больше прояснится.

Сообщение отредактировал k0t - Feb 20 2006, 16:48