Получение TTЛ сигнала с малыми фазовыми шумами, способы, вопрос Опции

[sergunas]

Какие возможны способы формирования ТТЛ сигнала с малыми фазовыми шумами?

[Dr.Drew]

Вам нужен периодический импульсный сигнал ТТЛ, полученный из сигнала ПЛИС? Нужно чистить ФАПЧ с хорошим ГУН. Поскольку хорошие ГУН выдают синус, а нужен импульс, то первый нужно преобразовать во второй. Лучшие шумы получатся с упомянутой логикой (до минус 170 дБн/Гц). Хотя, для начала, хорошо бы посмотреть требуемые цифры.

[sergunas]

Поскольку хорошие ГУН выдают синус, а нужен импульс, то первый нужно преобразовать во второй. Лучшие шумы получатся с упомянутой логикой (до минус 170 дБн/Гц). Хотя, для начала, хорошо бы посмотреть требуемые цифры.

Если я правильно Вас понимаю, необходимо на внешних элементах серии TinyLogic (gate, flipflop) собрать схему формирования импульса нужной длительности, так?
Порядок требуемых цифр: -100дБ/Гц на 500Гц (дБ относительно уровня 100мВ), но я так понимаю, чем меньше шум получится, тем лучше.

А каков диапазон этих длительностей? Прежде всего интересует минимальное значение.

минимальная длительность (пока не уточнял) порядка 1мкс, шаг изменения длительности: 10нс (т.е. работаем от 100МГц). Если 10нс шаг не получится, то возможно устроит и 20нс или 40нс.

[VCO]

Порядок требуемых цифр: -100дБ/Гц на 500Гц (дБ относительно уровня 100мВ), но я так понимаю, чем меньше шум получится, тем лучше.

Понятно, хотите воспроизвести фазовые шумы генератора. ПЛИС как источник фтопку! Только для управления.

минимальная длительность (пока не уточнял) порядка 1мкс, шаг изменения длительности: 10нс (т.е. работаем от 100МГц). Если 10нс шаг не получится, то возможно устроит и 20нс или 40нс.

А почему не получится, со Спартаном или Циклоном в управлении получится! Dr.Drew как всегда прав: надо купить или соорудить генератор в прямым и инверсным ТТЛ- выходами и манипулировать ими через аналогичную логику или мультиплексор. Про триггер забудьте - имхо всё угробит. Провальчики на пересечении фронтов срубаем ФНЧ, включаемым после запуска и выключаемым до останова импульса. Как-то так! Надеюсь, что всё внятно изложил...

[sergunas]

Понятно, хотите воспроизвести фазовые шумы генератора. ПЛИС как источник фтопку! Только для управления.

с этим я уяснил, спасибо

А почему не получится, со Спартаном или Циклоном в управлении получится!

Насколько я понимаю, логика ПЛИС по положительному фронту CLK (смотри схему) выставляет сигнал CTRL_A, по отрицательному фронту - CTRL_B. Данные сигналы управления должны успеть достичь внешней схемы 2И-НЕ за полпериода частоты, т.е. при 100МГц за 5нс. Вопрос успеет ли отработать ПЛИС за такое время?

Dr.Drew как всегда прав: надо купить или соорудить генератор в прямым и инверсным ТТЛ- выходами и манипулировать ими через аналогичную логику или мультиплексор. Про триггер забудьте - имхо всё угробит. Провальчики на пересечении фронтов срубаем ФНЧ, включаемым после запуска и выключаемым до останова импульса. Как-то так! Надеюсь, что всё внятно изложил...

Прилагаю схему и ссылки на микросхемы, правильно ли я Вас понял? Все линии в схеме, за исключением выходной, дифференциальные. Все инверторы на схеме реализуются перестановкой линий в диф. паре.

Hittite HMC745LC3C
ADI AD8561
Скажите, подойдёт ли для целей ФНЧ изображенная на схеме дифференциальная цепочка 1-го порядка?

Ещё вопрос, почему думаете, что триггер всё угробит? Если он будет с малым джиттером и тактироваться темже чистым клоком?
Например, если применить Clocked Comparator HMC874LC3C Схема получается намного проще, чем приведена на рисунке. Как полагаете!?

[VCO]

Так и думал, что мысли по СВЧ-логике в моём первом посте перемешаются с мыслями о высокоростной ТТЛ-логике и Tiny Logic в третьем.
Чтобы стало яснее, отделю мух от котлет: вы засомневались в логике Tiny, поэтому для Вашей полной уверенности порекомендовал Hittite. Но теперь по исходным данным вижу, что там можно в принципе обойтись и без СВЧ. Ну уж ежели только очень хочется с ней поработать и на 150% реализовать ТЗ!

Насколько я понимаю, логика ПЛИС по положительному фронту CLK (смотри схему) выставляет сигнал CTRL_A, по отрицательному фронту - CTRL_B. Данные сигналы управления должны успеть достичь внешней схемы 2И-НЕ за полпериода частоты, т.е. при 100МГц за 5нс. Вопрос успеет ли отработать ПЛИС за такое время?

На сколько я помню, 5 нс даже многие CPLD имеют. В Вашем случае нужна высокая тактовая частота ПЛИС, скажем 200 МГц, чтобы успеть запустить логику по первому положительному фронту и включить фильтр, если он вообще потребуется. Почти любой Spartan это успеет сделать.

Прилагаю схему и ссылки на микросхемы, правильно ли я Вас понял? Все линии в схеме, за исключением выходной, дифференциальные. Все инверторы на схеме реализуются перестановкой линий в диф. паре.
Скажите, подойдёт ли для целей ФНЧ изображенная на схеме дифференциальная цепочка 1-го порядка?

Не, ну это, действительно, слишком избыточно. Достаточно будет одного СВЧ-триггера с развязкой, да и этого не надо.
Просто XOR от Tiny и обычного коммутируемого LC-фильтра вполне хватило бы за глаза для таких частот и времён.
Ведь логику можно выстроить без всякой необходимости в фильтре.

Ещё вопрос, почему думаете, что триггер всё угробит? Если он будет с малым джиттером и тактироваться темже чистым клоком?
Например, если применить Clocked Comparator HMC874LC3C Схема получается намного проще, чем приведена на рисунке. Как полагаете?

Речь шла об триггере от Tiny - я против него. Не думаю, что именно триггер способен обеспечить крутые фронты нарастания-спада импульса, низкий джиттер. А вот высокоскоростная ТТЛ-логика - скорее всего обеспечит.
Повторюсь, триггеры типа HMC874LC3C, специально предложил для полной уверенности. Но есть одно НО - согласование с ТТЛ по входу и по выходу, что вполне решаемо. Посмотрите ещё логику от Micrel, хотя им до Hittite очень далеко!
В конце-концов макетирование на высокоскоростной логике не займёт много времени...

[sergunas]

Просто XOR от Tiny и обычного коммутируемого LC-фильтра вполне хватило бы за глаза для таких частот и времён.

Поясните как сделать на XOR схему управления? Что-то сходу не соображу. И что значит коммутируемый LC-фильтр? Для чего его коммутировать?

Dr.Drew как всегда прав: надо купить или соорудить генератор в прямым и инверсным ТТЛ- выходами и манипулировать ими через аналогичную логику или мультиплексор... Провальчики на пересечении фронтов срубаем ФНЧ, включаемым после запуска и выключаемым до останова импульса. Как-то так! Надеюсь, что всё внятно изложил...

Вы знаете, наверное, я изначально не понимаю Вашей идеи, очень прошу пояснить, хорошо бы при этом конкретно на словах обрисовать схему. Был бы очень признателен.

[VCO]

Поясните как сделать на XOR схему управления? Что-то сходу не соображу. И что значит коммутируемый LC-фильтр? Для чего его коммутировать?

Была мысль сделать суммирование неинверсных сигналов в 0 и инверсных сигналов в 1 по первому положительному или отрицательному фронту импульса генератора и сигналу подтверждения с ПЛИС, но сейчас это кажется нерациональным. Просто таким образом можно было бы увеличить разрешение вдвое.

Вы знаете, наверное, я изначально не понимаю Вашей идеи, очень прошу пояснить, хорошо бы при этом конкретно на словах обрисовать схему. Был бы очень признателен.

Гораздо проще прогнать генератор через один из входов двухвходового AND и один из входов двухвходового OR, отслеживая состояние входами ПЛИС на каждой из трёх точек и управляя вторыми входами логических элементов.
Логика такая:
Как только мы хотим запустить импульс, мы дожидаемся логического 0 генератора на входе AND, устанавливаем второй вход AND из 0 в 1, дожидаемся единицы на выходе AND (он же один из входов OR) и сразу же после этого переключаем из 0 в 1 второй вход OR. Удерживаем 1 на выходе OR в течении необходимой длительности, считая импульсы генератора.
Как только мы хотим остановить импульс, мы дожидаемся логической 1 генератора на входе AND, переключаем из 1 в 0 второй вход OR, дожидаемся нуля на выходе AND и сразу же после этого переключаем из 1 в 0 второй вход AND.
То есть, можно довольно просто избежать использование триггера и построить схему на элементарных элементах высокоскоростной логики. При этом положительные и отрицательные фронты определяются именно соответствующими фронтами генератора тактовых импульсов и характеристиками логических элементов.
Извините, пока не могу привести схемы для XOR и AND/OR, на интернет-компьютере не ничего для рисования схемотехники.