реклама на сайте
подробности

 
 
> Опять о PLANE, Негативные слои трассировались как позитивные
Svetlaya
сообщение Feb 15 2006, 10:04
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 50
Регистрация: 15-02-06
Пользователь №: 14 350



Получила от производителя печатных плат такое замечание.

"Плата выполнена таким образом, что негативные слои трассировались как позитивные. Это может вызвать различные ошибки при их переводе в гербер-формат. Таких явлений следует избегать. В данном случае, потребуется или переделать эти слои...."

Так почему так нельзя? Расскажите поподробнее, пожалуйста. Кто как делает PLANE?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
andrew555
сообщение Feb 28 2006, 12:09
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 52
Регистрация: 22-06-05
Из: Москва
Пользователь №: 6 225



Недавно у меня был еще один странный заказ с проблемой на плановом слое.
Сама плата задумывалась как 4-слойная, но в ее исходной структуре оказалось 8 внутренних негативных слоев, причем один слой рисовался в электрически несигнальном (с точки зрения P-CAD) слое. Первый внутренний слой принадлежал одной цепи (GND), и в этом слое ошибок нет. Но во втором внутреннем слое, по задумке трассировщика, при изготовлении следовало объединить оставшиеся внутренние слои - 6 негативных и 1 несигнальный (в котором линиями графически разделены области полигонов отдельных цепей питания). Что получается в таком слое, можно посмотреть на картинке.

Сообщение об ошибке в плате заказчика очень удивило, т.к. ее аналог уже изготавливался другой очень известной в нашей стране фирмой и там об ошибках ничего не говорили, поэтому, трассировщик эту плату и дальше "совершенствует" на основе предыдущих вариантов со все теми же "особенностями".
Отсюда и возникает вопрос - а надо ли всегда сообщать заказчику об ошибках в его файлах или следует стремиться исправить их самому?
С одной стороны отмеченные ошибки говорят об ответственности изготовителя и его надежности. С другой стороны, заказчик иногда говорит, что такие платы уже изготавливались и хорошо работают, значит вроде бы у второго изготовителя уже, как бы, не совсем в порядке с головой или он менее компетентен, чем первый изготовитель.

К сожалению, не редко прослеживается закономерность, что чем дороже заказ (по сравнению со среднестатистическими единичными заказами), тем более легкомысленное отношение к нему самого заказчика. Пустяк, если для точной оценки бывает недостаточно данных, а бланк заказа заполнить лень. Могут просто удивиться - "...мы же Вам готовы ДЕНЬГИ заплатить, заплатить СЕЙЧАС, сделайте нам чего-нить, только срочно...", а качество как будто уходит на второй план.
Зато когда плат немного и они простые могут прислать столько требований к точности и качеству их изготовления, что бывает трудно их все сразу переварить.
Странная ситуация...
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
Svetlaya
сообщение Feb 28 2006, 13:57
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 50
Регистрация: 15-02-06
Пользователь №: 14 350



Цитата(andrew555 @ Feb 28 2006, 15:09) *
Недавно у меня был еще один странный заказ с проблемой на плановом слое.
Сама плата задумывалась как 4-слойная, но в ее исходной структуре оказалось 8 внутренних негативных слоев, причем один слой рисовался в электрически несигнальном (с точки зрения P-CAD) слое. Первый внутренний слой принадлежал одной цепи (GND), и в этом слое ошибок нет. Но во втором внутреннем слое, по задумке трассировщика, при изготовлении следовало объединить оставшиеся внутренние слои - 6 негативных и 1 несигнальный (в котором линиями графически разделены области полигонов отдельных цепей питания). Что получается в таком слое, можно посмотреть на картинке.

Сообщение об ошибке в плате заказчика очень удивило, т.к. ее аналог уже изготавливался другой очень известной в нашей стране фирмой и там об ошибках ничего не говорили, поэтому, трассировщик эту плату и дальше "совершенствует" на основе предыдущих вариантов со все теми же "особенностями".
Отсюда и возникает вопрос - а надо ли всегда сообщать заказчику об ошибках в его файлах или следует стремиться исправить их самому?
С одной стороны отмеченные ошибки говорят об ответственности изготовителя и его надежности. С другой стороны, заказчик иногда говорит, что такие платы уже изготавливались и хорошо работают, значит вроде бы у второго изготовителя уже, как бы, не совсем в порядке с головой или он менее компетентен, чем первый изготовитель.

К сожалению, не редко прослеживается закономерность, что чем дороже заказ (по сравнению со среднестатистическими единичными заказами), тем более легкомысленное отношение к нему самого заказчика. Пустяк, если для точной оценки бывает недостаточно данных, а бланк заказа заполнить лень. Могут просто удивиться - "...мы же Вам готовы ДЕНЬГИ заплатить, заплатить СЕЙЧАС, сделайте нам чего-нить, только срочно...", а качество как будто уходит на второй план.
Зато когда плат немного и они простые могут прислать столько требований к точности и качеству их изготовления, что бывает трудно их все сразу переварить.
Странная ситуация...


Обязательно надо сообщать заказчику об ошибках. Странно, что есть такие, которые еще спорят с изготовителем. Я хочу вернуться к своей плате. Так вот - это была плата образца некоего изделия, а плата макета была изготовлена ранее - как вы пишете "очень известной в нашей стране фирмой". На макетной плате были такие же неправильные слои PLANE, но вопросов по этому поводу у них не возникло. Макет был рабочим.
Затем в новой версии заменили "глухие" отверстия на обычные, немного поправили топологию. Как вы поняли, я сделала слои GND сигнальными по совету изготовителей.
И очень плохо, что изготовители макетной платы то-ли не сообщили нам о своих исправлениях, то-ли изготовили по неправильному файлу - остается только гадать теперь.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Svetlaya   Опять о PLANE   Feb 15 2006, 10:04
- - Uree   Цитата(Svetlaya @ Feb 15 2006, 12:04) ......   Feb 15 2006, 11:35
|- - Svetlaya   Цитата(Uree @ Feb 15 2006, 14:35) Цитата(...   Feb 15 2006, 12:17
|- - pep   Так вы наверное исходник платы отправляете, поэтом...   Feb 15 2006, 12:35
|- - Uree   Цитата(Svetlaya @ Feb 15 2006, 14:17) ......   Feb 15 2006, 12:57
- - Владимир   Цитатаработе, но хотелось бы выяснить это. Письмо ...   Feb 15 2006, 13:01
|- - Svetlaya   Цитата(Владимир @ Feb 15 2006, 16:01) Цит...   Feb 16 2006, 09:35
- - Uree   Странно... Вы не могли бы показать этот файл? Или ...   Feb 16 2006, 10:26
- - satcon   Когда Вы размещаете полигон Copper в слое PLANE то...   Feb 17 2006, 21:13
|- - Svetlaya   Цитата(satcon @ Feb 18 2006, 00:13) Когда...   Feb 22 2006, 08:33
- - satcon   P.S. В данном случае DRC ошибок не находит.   Feb 17 2006, 21:23
- - andrew555   Дело в том, что в принципе, сделать сигнальный сло...   Feb 22 2006, 11:15
|- - Svetlaya   Цитата(andrew555 @ Feb 22 2006, 14:15) Де...   Feb 22 2006, 11:50
- - andrew555   Тогда, конечно, вопросов бы не возникло. Но вся от...   Feb 22 2006, 12:02
|- - Svetlaya   Цитата(andrew555 @ Feb 22 2006, 15:02) То...   Feb 28 2006, 08:53
- - satcon   Уважаемая Светлана на Ваш вопрос фактичнски ответи...   Feb 23 2006, 05:51
- - andrew555   Хочу предложить один интересный пример на данную т...   Mar 20 2006, 12:49


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 3rd August 2025 - 17:40
Рейтинг@Mail.ru


Страница сгенерированна за 0.01399 секунд с 7
ELECTRONIX ©2004-2016