Прошу помочь, проблема с загрузочной Альтерой Опции

[Farsch]

у меня проект на Stratix EP1S10 F484C7. также на плате присутствует EPC4 QC100. для прошивки обоих камней использую интерфейс JTAG.
у проекта 2 выхода, 1 сразу со входа (просто пересаживаю на внутренний клок), другой выход после использования DDR SDRAM.
проблема такова:
после включения питания по USB Byte Blaster прошивку на Stratix приходится посылать не меньше двух раз, после первой удачной прошивки все остальные идут удачные. (проблема касается именно второго выхода, первый всегда в норме)
при использовании загрузочной Альтеры конфигурирование происходит неудачно (повторить-то его без отключения питания нельзя)
похоже, пропадает каждое второе слово, такое впечатление что перестают захватываться слова на LDQ у DDR.
сбросы state-machine и pll не помогают.
О чём могут говорить данные симптомы? как может слететь изначально нормально работающая прошивка? Прошу, подскажите!

Сообщение отредактировал Farsch - Apr 20 2011, 07:30

[Stewart Little]

Просто поток сознания какой-то. Сами-то Вы свой пост прочитали?

... прошивку на Stratix приходится посылать не меньше двух раз, после первой удачной прошивки все остальные идут удачные.

Это как понимать? Где-то частицы "не" не хватает???

Распишите ситуацию подробнее:

1. Каким квартусом пользуетесь? Под какой осью работаете?
2. Используете ли в процессе проектирования TimeQuest? Если да, то каковы результаты анализа?
3. Как именно подключены ПЛИС и конфигуратор к JTAG'у (цепочкой, или через два независимых разъема)? Какой режим конфигурации ПЛИС используется?
4. Как именно заливаете sof в ПЛИС?
5. Как именно заливаете pof в конфигуратор? Pof и sof получены при одной и той же компиляции, или из разных?
6. Как ведут себя сигналы CONF_DONE и INIT_DONE при загрузке ПЛИС по JTAG и из конфигуратора?
7. Чем отличается ситуация после загрузки ПЛИС по JTAG и после загрузки ПЛИС из конфигуратора?
Ни и далее в том же духе.
Если все это подробно распишете, то может быть и сами проблему решите.