| |
 Синхронность в FPGA |
|
|
|
|
 Apr 19 2011, 08:54
|
Участник
Группа: Участник
Сообщений: 49
Регистрация: 28-09-09
Пользователь №: 52 622
|
Всем добрый!
Написал проект на VHDL для XILINX Spartan3AN , Короче, осциллограф. Данные из АЦП передаются в ПК по ЮСБ . От ПК по ЮСБ принимаю параметры - кол-во точек, кол-во накоплений , развертку, задержку и т.д.. В принципе все работает, НО! Возникают проблеммы . Например, вывожу внутренний сигнал вовне чипа для тестирования - и все нарушается! ПОЧЕМУ ??? Наверное пишу криво.
Большинство сигналов асинхронны. Есть у меня клок. По какому-то асинхронному событию запускаю счетчик по клоку , формирую нужные сигналы , подаю далее , например суммирую , но все это не стробируется каким-нибудь одним клоком. Всюду слышу : "синхронность,синхронность и еще раз синхронность!" Вот такой единой синхронности у меня таки и нету! Помогите советом!
|
|
|
|
|
|
|
 |
Ответов
|
|
Apr 19 2011, 11:22
|
Lazy
Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76
|
Цитата(NOVY @ Apr 19 2011, 11:54)  Всем добрый!
Написал проект на VHDL для XILINX Spartan3AN , Короче, осциллограф. Данные из АЦП передаются в ПК по ЮСБ . От ПК по ЮСБ принимаю параметры - кол-во точек, кол-во накоплений , развертку, задержку и т.д.. В принципе все работает, НО! Возникают проблеммы . Например, вывожу внутренний сигнал вовне чипа для тестирования - и все нарушается! ПОЧЕМУ ??? Наверное пишу криво.
Большинство сигналов асинхронны. Есть у меня клок. По какому-то асинхронному событию запускаю счетчик по клоку , формирую нужные сигналы , подаю далее , например суммирую , но все это не стробируется каким-нибудь одним клоком. Всюду слышу : "синхронность,синхронность и еще раз синхронность!" Вот такой единой синхронности у меня таки и нету! Помогите советом! Так, собственно, чтобы помочь - надо как минимум посмотреть, что Вы написали на VHDL. Что касается синхронного проектирования... Для начала посмотрите как работают синхронные счетчики, их структуру, особенно как формируются сигналы разрешения для разрядов. И сравните с асинхронными. После этого Вам проясниться в каком направлении двигаться в своем проекте.
--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
|
|
|
|
|
|
|
|
Apr 19 2011, 13:25
|
Участник
Группа: Участник
Сообщений: 49
Регистрация: 28-09-09
Пользователь №: 52 622
|
Цитата(Victor® @ Apr 19 2011, 14:22) Так, собственно, чтобы помочь - надо как минимум посмотреть, что Вы написали на VHDL.
Что касается синхронного проектирования...
Для начала посмотрите как работают синхронные счетчики, их структуру, особенно как формируются сигналы разрешения
для разрядов. И сравните с асинхронными. После этого Вам проясниться в каком направлении двигаться в своем проекте. Вопрос. Каким образом может влиять вывод на "копыто" чипа тестового сигнала, который учавствует ,например, в работе счетчика на работу самого счетчика ?
|
|
|
|
|
|
|
|
Apr 19 2011, 19:03
|
Знающий
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219
|
Цитата(NOVY @ Apr 19 2011, 17:25) Вопрос.
Каким образом может влиять вывод на "копыто" чипа тестового сигнала, который учавствует ,например, в работе счетчика на работу самого счетчика ? Если проект асинхронный - то временные ограничения не проверяются и всё полностью зависит от разводки Place&Route. Типа повезёт не повезёт. Вот вам "везёт" иногда, а иногда нет. Чтобы везло всегда, нужно задавать констреинты и помаксиму синхронизировать проект. P.S. помню мы тоже в детстве по глупости подключили 20 сантиметровыми шлейфами от Floppy дисковода АЦП ADC081000, разогнанный до тактовой частоты 1.5ГГц (2 потока по 750МБайт/c в DDR) на отладочной плате от National - к отладочной плате с Virtex4 VFX12. Передавали данные в RS-232 и в ПК, без всяких констреинтов, и даже клок с АЦП подавался на обычный пин с CLOCK DEDICATED ROUTE=false. Но всё работало и синус красивый на экране показывало. Потом почитали литературу - поумнели, задали констреинты - они естественно не сошлись и синус развалился. вот фото чудо девайса
|
|
|
|
|
|
|
|
Apr 21 2011, 07:47
|
Участник
Группа: Участник
Сообщений: 49
Регистрация: 28-09-09
Пользователь №: 52 622
|
Цитата(VladimirB @ Apr 19 2011, 22:03) Если проект асинхронный - то временные ограничения не проверяются и всё полностью зависит от разводки Place&Route. Типа повезёт не повезёт. Вот вам "везёт" иногда, а иногда нет. Чтобы везло всегда, нужно задавать констреинты и помаксиму синхронизировать проект. P.S. помню мы тоже в детстве по глупости подключили 20 сантиметровыми шлейфами от Floppy дисковода АЦП ADC081000, разогнанный до тактовой частоты 1.5ГГц (2 потока по 750МБайт/c в DDR) на отладочной плате от National - к отладочной плате с Virtex4 VFX12. Передавали данные в RS-232 и в ПК, без всяких констреинтов, и даже клок с АЦП подавался на обычный пин с CLOCK DEDICATED ROUTE=false. Но всё работало и синус красивый на экране показывало. Потом почитали литературу - поумнели, задали констреинты - они естественно не сошлись и синус развалился. вот фото чудо девайса
Спасибо за ответ! Проект в принципе и не собирается , пока в MAP Properties не поставишь галочку на Perform Timing-Driven Packing and Placement  . CLOCK DEDICATED ROUTE=false также использовал, когда клоковый сигнал пришлось подать на обычный пин... А вот ,к моему стыду, не знаю, что такое констреинты. Прошу не пинать, это мой первый проект на VHDL и FPGA ... Цитата(dde29 @ Apr 20 2011, 05:49) внешний клок через PLL прогоняешь? Подаю просто на GCLK0 ... Этого недостаточно?
|
|
|
|
|
|
|
|
Apr 21 2011, 07:59
|
Участник
Группа: Свой
Сообщений: 74
Регистрация: 29-11-08
Из: санкт-петербург
Пользователь №: 42 061
|
Цитата(NOVY @ Apr 19 2011, 12:54) По какому-то асинхронному событию запускаю счетчик по клоку Сформируйте из асинхронного сигнала запуска,синхронный -его и используйте для запуска счетчика
|
|
|
|
|
|
Сообщений в этой теме
 NOVY Синхронность в FPGA Apr 19 2011, 08:54  SFx Цитата(NOVY @ Apr 19 2011, 17:25) Вопрос.... Apr 19 2011, 13:45 NOVY Цитата(SFx @ Apr 19 2011, 16:45) вывод на... Apr 19 2011, 13:59 NOVY Цитата(Иван Панченко @ Apr 21 2011, 10:59... Apr 21 2011, 08:21 Иван Панченко Цитата(NOVY @ Apr 21 2011, 12:21) Пробова... Apr 21 2011, 09:23 Victor® Цитата(Иван Панченко @ Apr 21 2011, 12:23... Apr 21 2011, 10:07 NOVY Цитата(Victor® @ Apr 21 2011, 13:07) ...т... Apr 21 2011, 10:52 iosifk Цитата(NOVY @ Apr 21 2011, 14:52) А можно... Apr 21 2011, 10:56 Victor® Цитата(iosifk @ Apr 21 2011, 13:56) Я уже... Apr 21 2011, 11:13 iosifk Цитата(Victor® @ Apr 21 2011, 15:13) А по... Apr 21 2011, 11:21 Maverick Цитата(iosifk @ Apr 21 2011, 14:21) Спаси... Apr 21 2011, 12:02 NOVY Цитата(Maverick @ Apr 21 2011, 15:02) а е... Apr 21 2011, 12:16 Maverick Цитата(NOVY @ Apr 21 2011, 15:16) Похоже,... Apr 21 2011, 12:23 NOVY Цитата(Maverick @ Apr 21 2011, 15:23) Это... Apr 21 2011, 12:35 Victor® Цитата(NOVY @ Apr 21 2011, 15:35) Теперь ... Apr 21 2011, 14:31 NOVY Цитата(iosifk @ Apr 21 2011, 13:56) Я уже... Apr 21 2011, 11:14 Maverick Цитата(NOVY @ Apr 21 2011, 13:52) А можно... Apr 21 2011, 11:07 _Anatoliy Цитата(Maverick @ Apr 21 2011, 12:07)
Ес... Apr 21 2011, 11:15 Maverick Цитата(_Anatoliy @ Apr 21 2011, 14:15) Ес... Apr 21 2011, 11:21 _Anatoliy Цитата(Maverick @ Apr 21 2011, 13:21) поч... Apr 21 2011, 11:27 Maverick Цитата(_Anatoliy @ Apr 21 2011, 14:27) По... Apr 21 2011, 11:35 NOVY Цитата(Maverick @ Apr 21 2011, 14:21) поч... Apr 21 2011, 12:00 SFx кажется в симплифае я видел галочку в настройках,... Apr 19 2011, 12:59 dde29 внешний клок через PLL прогоняешь? Apr 20 2011, 02:49 NOVY Цитата(dde29 @ Apr 20 2011, 05:49) внешни... Apr 28 2011, 08:22 des00 Цитата(NOVY @ Apr 28 2011, 02:22) Наверно... Apr 28 2011, 08:26 NOVY Цитата(des00 @ Apr 28 2011, 11:26) кореге... Apr 28 2011, 08:41 Bad0512 Цитата(NOVY @ Apr 28 2011, 15:41) Так я и... Apr 28 2011, 09:54 NOVY Цитата(Bad0512 @ Apr 28 2011, 12:54) Выки... Apr 28 2011, 11:10 NOVY Цитата(dde29 @ Apr 20 2011, 05:49) внешни... May 3 2011, 07:28 gosu-art Я тоже был на семинаре. Досидел до конца! С... Apr 21 2011, 16:05 des00 Цитата(gosu-art @ Apr 21 2011, 10:05... Apr 21 2011, 16:11 Victor® Цитата(gosu-art @ Apr 21 2011, 19:05... Apr 21 2011, 17:10 gosu-art У чипскопа много "вкусностей" новых буде... Apr 21 2011, 16:41 gosu-art Они вначале думали тоже самое с Virtex 7 сделать, ... Apr 21 2011, 17:15 Maverick Цитата(gosu-art @ Apr 21 2011, 20:15... Apr 22 2011, 05:11 faa Цитата(Maverick @ Apr 22 2011, 09:11) не ... Apr 22 2011, 11:27 Victor® Цитата(faa @ Apr 22 2011, 14:27) Silica о... Apr 26 2011, 07:36 Kostos Цитата(iosifk @ Apr 21 2011, 15:21) Спаси... May 1 2011, 16:15 gosu-art Цитата(Kostos @ May 1 2011, 20:15) 1й пун... May 1 2011, 17:05 Victor® Цитата(Kostos @ May 1 2011, 19:15) Жалко ... May 1 2011, 18:34
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|
