Умножители Cyclone III в проектах *HDL Опции

[Sidny Sho]

Привет вем. Возникла необходимость использования встроенных в циклон 3 умножителей в проектах verilog или VHDL. Кто нибудь подскажет как их использвать при описании какого-либо модуля. Например я хочу выполнить умножение C<=A*B. И как вообще пользоваться алтеровскими библиотеками и элементами в подобных проектах?

[Maverick]

Привет вем. Возникла необходимость использования встроенных в циклон 3 умножителей в проектах verilog или VHDL. Кто нибудь подскажет как их использвать при описании какого-либо модуля. Например я хочу выполнить умножение C<=A*B. И как вообще пользоваться алтеровскими библиотеками и элементами в подобных проектах?

например

Код

--VHDL Signed Multiplier
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
ENTITY signed_mult IS
PORT (
a: IN SIGNED (7 DOWNTO 0);
b: IN SIGNED (7 DOWNTO 0);
result: OUT SIGNED (15 DOWNTO 0)
);
END signed_mult;
ARCHITECTURE rtl OF signed_mult IS
BEGIN
result <= a * b;
END rtl;