Разработка видео платы, FPGA или Видео процессор? Опции

[Serega Doc]

Ребята если кто занимался проблемой отображения видео то помогите опредилится с несколькими вопросами:
1 Где взять информацию по обработке кадров
2 Какие частоты использует монитор
3 Умеет ли PLL делить частоту на дробное число

По ходу развития я буду здесь дополнять вопросы
А накопившейся информацией готов поделится со всеми желающими
К данному сообщению буду прекреплять zip файл.

И если кто знает где найти информацию по существующим видео процессорам -- функциональность, datasheet, структуры и др.

Заранее благодарен с уважением Сергей

Приступим к обсуждению

[Serega Doc]

[Т.е. не на каждые 8 пикселов делаете BURST считывание 8 записей во внутреннее FIFO PLD]

Я собираясь читать память строками и хранить в видео буфере.

А по поводу внутреннего авто обновления. Я это понял. У меня слишком загружена шина данных на SDRAM, поэтому мне дорог каждый такт.
И что бы сэкономить такты регенерации (при чтении и записи регенерация происходит автоматически) мне необходимо вручную обновлять строки. Есть ли такая возможность.

И насколько я помню RAS и BA задаются вместе и при преходе по столбцам так же можно переходить в другой банк, т. е. CAS и BA так же активны вместе.
Или я что то не так понял.

Можете ли скинуть на мыло ваш SDRAM контроллер или положить здесь на форуме.

С уважением СЕРГЕЙ

[hww]

Я собираясь читать память строками и хранить в видео буфере.

Скачивать всю строку? Не допуская доступа со стороны процессора? Так тоже делают. Помоему у какихто макинтошей был подобный подход.

А по поводу внутреннего авто обновления. Я это понял. У меня слишком загружена шина данных на SDRAM, поэтому мне дорог каждый такт.
И что бы сэкономить такты регенерации (при чтении и записи регенерация происходит автоматически) мне необходимо вручную обновлять строки. Есть ли такая возможность.

Но ведь не возможно загрузить карту со стороны процессора на 100%. Поэтому в свободные окна времени просто выполнять скрытую регенерацию. Также с видеоконтроллером. Скачали строку в буфер, до конца строки есть время, можно вставить несколько циклов скрытой регенерации.

И насколько я помню RAS и BA задаются вместе и при преходе по столбцам так же можно переходить в другой банк, т. е. CAS и BA так же активны вместе.
Или я что то не так понял.

Вот это уже идут детали которых я почти не помню. Увы. Слишком много времени утекло.

Можете ли скинуть на мыло ваш SDRAM контроллер или положить здесь на форуме.

Да, нет проблем. Только вам это мало что даст. Там был такой проект музыкальный синтезатор на DSP56F826. Нужен был банк памяти под звуки 32MB. Доступ к памяти у DSP был очень быстрый поэтому он мог сам програмно устанавливать строки и столбцы а затем считывать или записывать данные. Помоему даже использовать страничную адресацию.

Информация о проекте http://n64.icequake.net/mirror/pv-backup/sndsynt.htm

В атачменте исходник контроллера SDRAM на AHDL

Давно это было. Так что простите