лучше руководствоваться не только картинкой. для проверки надо делать тестовый проект и проверять. видимо, у Вас получилось, что некоторые выводы в банке используются как TTL/CMOS в результате LVDS не ложится. попробуйте по варьировать или посмотрите, как quartus предложит расположить выводы в заданном банке.
|