Назначение LVDS выводов Опции

[nmurzin]

Здравствуйте.

Работаю с Cyclon3 в Quartus9.1 у меня в проекте есть LVDS входы.

Я расположил LVDS вывода в 5ом банке руководствоясь картинкой пин планера.

При компиляции возникает ошибка:
Error: Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal

Не могу понять в чем дело.
Помогите пожалуйста разобраться ?

[AndrewS6]

Посмотрел проект.
Вы выложили неполное сообщение об ошибке, полное выглядит так:

Код

Error: Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal
Error: Pin "MCLK" with Differential 2.5-V SSTL Class I I/O standard must be driven by the external clock output of an enhanced PLL
    Info: Input port I of node "MCLK~output_pseudo_diff" is driven by VCC
Error: Pin "LJ_CLK" with Differential 2.5-V SSTL Class I I/O standard must be driven by the external clock output of an enhanced PLL
    Info: Input port I of node "LJ_CLK~output_pseudo_diff" is driven by VCC
Info: Fitter preparation operations ending: elapsed time is 00:00:01

Все дело в том, что синтезатор соптимизировал ваш дизайн по самые помидоры - выкинул всю логику и ФАПЧи. Разберитесь с правильным подключенем всех модулей проекта в модуле TOPLevel