Цитата(ViKo @ May 31 2011, 11:08)

Слова посылаете, начиная со старшего бита?
CS можно на землю навечно посадить.
Обновляется после 16 срезов SCLK следующим фронтом, или по фронту FS. Осциллографом посмотрите, может, все же, не хватает одного импульса? Ну, и данные DIN во время срезов SCLK уже установлены (tsu, th)?
REF не закорочена?
Да всё именно так.
В общем, после многочисленных манипуляций какие-то сдвиги произошли. Чип действительно оказался жив.
Выяснилось, что:
- если пассивный уровень SCLK - высокий, то "обновление выхода" происходит по 16-му
его фронту. То есть, в момент возврата к начальному уровню. У сигнала FS значение имеет только спад - он инициализирует новую запись в регистр. Просто если FS не дёргать, новой записи не произойдёт.
- если пассивный уровень SCLK - низкий, то "обновление выхода" происходит именно по фронту FS, но ... только после повторной записи (!) в регистр тех же данных (и импульсом FS, конечно, между ними, иначе запись не проходит).
Пытаюсь осмыслить обнаруженное, но пока извилины расползаются...