реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> Неправильно моделируется Coregen'овское fifo
D-Luxe
сообщение Jun 16 2011, 17:36
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642
Сгенерировал FIFO в Xilinx Core Generator. Моделирую его в Aldec 6.3.

Сначала сбрасываю FIFO, потом пишу данные, но WrAck'и не выставляются и Empty всегда стоит в '1'.

В чем дело?


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- - AlphaMil   Цитата(D-Luxe @ Jun 16 2011, 20:36) ...   Jun 16 2011, 17:48
|- - D-Luxe   Цитата(AlphaMil @ Jun 16 2011, 21:48) С A...   Jun 16 2011, 18:22
- - Koluchiy   Был случай, неправильно моделировалось в ModelSim ...   Jun 16 2011, 20:26
|- - D-Luxe   Цитата(Koluchiy @ Jun 17 2011, 00:26) Был...   Jun 17 2011, 05:37
- - Джеймс   Полярность Reset правильная?   Jun 16 2011, 20:59
- - D-Luxe   Сегодня нашел ошибку, нужно было проинициализирова...   Jun 17 2011, 16:17

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 31st July 2025 - 07:44
Рейтинг@Mail.ru


Страница сгенерированна за 0.01345 секунд с 7
ELECTRONIX ©2004-2016