реклама на сайте
подробности

 
 
> Вопросы новичка: время задержки сигнала на ПЛИС
Sprite
сообщение Jun 28 2011, 04:50
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 173
Регистрация: 11-05-08
Пользователь №: 37 414



Здравствуйте!
(сильно не пинайте - я в этом деле новичок!)
Недавно для себя открыл ПЛИС - собираю информацию. Наткнулся на альтеровскую микросхему EPM240T100. Вот дока: Прикрепленный файл  EPM240T100C5.pdf ( 1.01 мегабайт ) Кол-во скачиваний: 361


Есть несколько вопросов:

1. Какое время задержки сигнала вносит данная ПЛИС?
2. Зависит ли время задержки сигнала от количества программируемых логических элементов?


Заранее спасибо!
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Kuzmi4
сообщение Jun 28 2011, 10:20
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



Смотрим в Table.1-1
И потом чуть ниже:
Цитата
Notes to Tabl e 1–1:
(1) tPD1 represents a pin-to-pin delay for the worst case I/O placement with a full diagonal path across the device and
combinational logic implemented in a single LUT and LAB that is adjacent to the output pin.

То есть в 2х словах у вас один лут в логике которая относится к этим вашиму пинам, для приведённого tPD1
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th July 2025 - 03:46
Рейтинг@Mail.ru


Страница сгенерированна за 0.01345 секунд с 7
ELECTRONIX ©2004-2016