Вопросы новичка: время задержки сигнала на ПЛИС Опции

[Sprite]

Здравствуйте!
(сильно не пинайте - я в этом деле новичок!)
Недавно для себя открыл ПЛИС - собираю информацию. Наткнулся на альтеровскую микросхему EPM240T100. Вот дока:  EPM240T100C5.pdf ( 1.01 мегабайт ) Кол-во скачиваний: 361


Есть несколько вопросов:

1. Какое время задержки сигнала вносит данная ПЛИС?
2. Зависит ли время задержки сигнала от количества программируемых логических элементов?


Заранее спасибо!

[Kuzmi4]

Смотрим в Table.1-1
И потом чуть ниже:

Notes to Tabl e 1–1:
(1) tPD1 represents a pin-to-pin delay for the worst case I/O placement with a full diagonal path across the device and
combinational logic implemented in a single LUT and LAB that is adjacent to the output pin.

То есть в 2х словах у вас один лут в логике которая относится к этим вашиму пинам, для приведённого tPD1