Если считать "в лоб", то 8 рядов только сигнальных пинов на двух слоях(для 4-х слойной платы, если я правильно понял) даже при норме 0.1/0.1мм не выводятся. Но на самом деле есть доп. каналы вывода по центральным осям корпуса и по его диагоналям. Так что можно, но нужно внимательно смотреть на конкретный пинаут. Если речь о 4-х сигнальных слоях, то на них и бОльшие корпуса выводятся без проблем и особых ухищрений.
ЗЫ f0GgY, картинки с переходными тут мало, главное придумать как собственно трассы из-под корпуса выводить. Небольшой примерчик в доке показан. Где-то есть дока от той же Xilinx с вариантами трассировки для нескольких типов BGA.
[attachment=58652:UG_pages_487_492.pdf]
|