Мегафункция ALTMEMPHY, поднимаю интерфейс взимодействия Cyclone III c DDR2 SDRAM Опции

[dde29]

Появилась необходимость реализавоть мегафункцию общения внутренней логики FPGA (EP3C55) с двумя микросхемами памяти DDR2 SDRAM (MT47H128M16).
Использую Quartus II 9.0.
Так как этим никогда не занимался - появилось множество вопросов по этому поводу:

Создал мегафункцию ALTMEMPHY. В списке готовых корок конкретно такой микрухи DDR2 нету. Как я понимаю у меня два выхода:
- Скачать откуда-то готовую корку для этой мегафункции (откудова?)
- Выбрать в списке похожую микруха и изменить в ручную параметры (какие именно? гуру, подскажите пжлста )

Далее:
Узнал что DDR надо подключать к конкретным пинам FPGA. Эти пины называются DQ и DQS.
DQ - параллельные данные. DQS - строб записываемых данных.
С DQS еще можно понять.
Но с DQ вопрос: на EP3C55 таких выходов вроде 12 - и раскиданые они по разным банкам. а у меня две 16-ти разрядные DDR. Как мне быть. Может можно данные подключить на обычные пины, одного банка?

И последнее:
У меня две DDR должны быть подкдлючены параллельно (в них хранится две составляющие квадратурного сигнала). Вытаскивать данные нужно одновременно, по одним же адресам.
Я как понимаю мне достаточно испольпользовать одну мегафункцию, но придеться видимо изменить параметры - ка минимум - разрядность данных в два раза увеличить (16*2 = 32).

Посдскажите специалисты - правильны мои рассуждения? Не помешало бы указатать также мне на литературу - полезную в данном вопросе...

Заранее спасибо.

[dde29]

В созданной мегафункции ALTMEMPHY естественно помимо портов взаимодействия с DDR2 имеется много портов управления самой мегафункцией - это понятно. Но мне непонятно как именно ,например, записать несколько байт данных в память. А потом их же считать....
бьюсь об стену пока

Причина редактирования: нецензурное выражение

[Hoodwin]

В созданной мегафункции ALTMEMPHY естественно помимо портов взаимодействия с DDR2 имеется много портов управления самой мегафункцией - это понятно. Но мне непонятно как именно ,например, записать несколько байт данных в память. А потом их же считать....
бьюсь об стену пока

Ну, дело в том, что сам по себе altmemphy - это еще не конец всех мучений.

The Altera® DDR and DDR2 SDRAM Controllers with ALTMEMPHY IP provide
simplified interfaces to industry-standard DDR SDRAM and DDR2 SDRAM. The
ALTMEMPHY megafunction is an interface between a memory controller and the
memory devices, and performs read and write operations to the memory. The DDR
and DDR2 SDRAM Controllers with ALTMEMPHY IP work in conjunction with the
Altera ALTMEMPHY megafunction.

The DDR and DDR2 SDRAM Controllers with ALTMEMPHY IP and ALTMEMPHY
megafunction offer full-rate or half-rate DDR and DDR2 SDRAM interfaces. The DDR
and DDR2 SDRAM Controllers with ALTMEMPHY IP offer two controller
architectures: high-performance controller (HPC) and high-performance controller II
(HPC II). HPC II provides higher efficiency and more advanced features.

The DDR and DDR2 SDRAM high-performance controllers denote both HPC and
HPC II unless indicated otherwise.

То есть, короче говоря, это именно штука для организации правильных времянок на шине памяти, а собственно логика работы SDRAM сюда вообще не входит.
Так что изучать Вам в два раза больше...

Сообщение отредактировал Hoodwin - Aug 19 2011, 09:04

Эскизы прикрепленных изображений