Задача такова. Есть три блока - i8051 core, usb 1.1 core и собственно написанній на VHDL блок. Как их вшить в ПЛИС, чтобы частоты их работы были различными? Может где какие параметры прописать? Вариант - вшить каждый блок в отдельную ПЛИС не предлагать. ПО - Xilinx WEB PACK ISE 7.1
в плис можно одновременно использовать несколько тектовых частот можно подключить на несколько ножек несколько генераторов, можно частоты поделить если несколько сигналов использовать в нескольких синхронных схемах, то сапр сам поймёт, что это разные клоки, и всё сделает сам
в плис можно одновременно использовать несколько тектовых частот можно подключить на несколько ножек несколько генераторов, можно частоты поделить если несколько сигналов использовать в нескольких синхронных схемах, то сапр сам поймёт, что это разные клоки, и всё сделает сам
Раздежльное внедрение в ПЛИС Xilinx Spartan 3, Вот есть три блока...
Mar 19 2006, 13:24
