реклама на сайте
подробности

 
 
> PLB шина Xilinx, Жутко тормозная
D-Luxe
сообщение Sep 3 2011, 07:06
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642



Почему по шине PLB чтение регистра из ПЛИС занимает порядка 60 тактов.

Хотя в спецификации написано 16.

Как сократить это значение?


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
VladimirB
сообщение Sep 3 2011, 19:46
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219



Цитата(D-Luxe @ Sep 3 2011, 11:06) *
Почему по шине PLB чтение регистра из ПЛИС занимает порядка 60 тактов.
Хотя в спецификации написано 16.
Как сократить это значение?


Оптимизацию O-2 или O-3 включите.
При работе из внешней памяти включите кэш.

А если надо быстрее - переходите на FSL и AXI.
Go to the top of the page
 
+Quote Post
D-Luxe
сообщение Sep 4 2011, 09:11
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642



Цитата(VladimirB @ Sep 3 2011, 23:46) *
Оптимизацию O-2 или O-3 включите.
При работе из внешней памяти включите кэш.

А если надо быстрее - переходите на FSL и AXI.

Как включить оптимизацию ?


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2025 - 17:14
Рейтинг@Mail.ru


Страница сгенерированна за 0.01379 секунд с 7
ELECTRONIX ©2004-2016