HSIM и усилитель чтения, Низкая точность моделирования SRAM Опции

[cdsinit]

Доброго времени суток!
Моделирую блок SRAM на симуляторе HSIM.
В схемах ввода-вывода используются усилители чтения, показанные на sa.png
Дифференциальный сигнал на битовых линиях должен иметь малый размах и пологие фронты,
однако с настройками по умолчанию симулятор изображает его в ступенчатом виде (hsim_default.png)
Установка параметров на максимальную точность
.hsimparam subckt=RAM_1Kx16 HSIMANALOG=3
.hsimparam subckt=RAM_1Kx16 HSIMSPEED=0
дала небольшое улучшение, которое, тем не менее, нельзя назвать достаточным (hsim_analog.png)
Время моделирования при этом возросло в 5 раз.

Какие настройки симулятора помогут решить проблему?
Есть-ли в HSIM настройки точности, которые можно применять также к узлам (net), а не только к блокам (subcircuit/instance)?

Эскизы прикрепленных изображений

 

[BarsMonster]

Смотрю на первый рисунок - и у меня вопрос не по теме - в физической реализации ASIC как удается управлять тем, куда подключается bulk у транзисторов? Это чтоли SOI аль еще что?