Скорость, шаг, шумы … как совместить не совместимое., Синтезатор частоты с высокой скоростью свипирования Опции

[Vecheslav]

Здравствуйте, хочу выставить на обсуждение свой проект. Требуется создать синтезатор со следующими основными характеристиками:
Диапазон перестройки: 6000 – 12000 МГц
Шаг перестройки: 100кГц
Скорость перестройки: 1мкС
Уровень фазовых шумов: -70dBc/Гц@100кГц не хуже.

Для обеспечения высокой скорости перестройки с малым шагом, кроме как «качать» опору с помощью DDS ничего больше в голову не пришло.
Сразу скажу, что я человек новый в этом деле, практики нет вообще, время теоретического изучения данного направления меньше 4-х месяцев. За это время было прочитано масса статей и перечитан не один форум, в результате была выбрана следующая структурная схема:

Рисунок 1. Структурная схема синтезатора с ФАПЧ диапазона 6 – 12 ГГц.

Вопросы:
1) Влияние делителя ADF5000 на фазовые шумы (может взять /4 или /8) ?
2) Делитель лучше включать как показано на рисунке 2?

Рисунок 2. Схема включения делителя ADF500x.

3) Почему при использовании DDS в качестве опорного генератора лучше использовать синтезатор дробник?
4) Как выбирать опорную частоту для DDS так чтобы обеспечить максимальнюу скорость и минимальные фазовые шумы, а также побочные компоненты на частотах n•FCLK ± FOUT были максимально отфильтрованы.

Рисунок 3. Побочные компоненты и огибающая выходного спектра DDS.

5) Синтезатор был смоделирован в программе ADIsimPLL.


Рисунок 4. Схема включения синтезатора ADF4156 с ФАПЧ в программе ADIsimPLL.

Для обеспечения времени перестройки в 1мкС частота среза петлевого фильтра была выбрана 5МГц, время переходного процесса при этом получилось примерно 0,6мкС (с запасом).

Рисунок 5. Время установления частоты.

Фильтр был выбран активный с предварительной фильтрацией, инвертирующие включение.
Первичный выбор операционного усилителя проходил по двум параметрам, полоса пропускания ОУ должна быть на порядок выше полосы пропускания ФНЧ, то есть не менее 50МГц и по напряжению питания т.к. управляющее напряжение ГУНа (HMC732LC4b) от (0-23)В. Из ОУ предложенных в программе ADIsimPLL ничего не подошло. С интернета были скачены все ОУ фирмы ANALOG DEVICES. Выбрано было более трех десятков ОУ. Добавил пару моделей в ADIsimPLL 3.40->libBackup->OpAmp-> AnalogDevices.lib. При создании моделей было замечено, что при увеличении Ib на графике Leakage возле частоты основного сигнала появляются гармоники, то есть чем больше Ib тем больше количество, а самое главное и уровень этих гармоник. В литературе было вычитано, что это входной ток ошибки ОУ. Исходя из этого окончательный выбор пал на ОУ AD8033 с полосой 80МГц, Wide supply voltage range: 5 V to 24 V, и Ib = 1.5pA (IBias = 1.5p), была создана модель

.model AD8033
VNoise = 11n
VnCornerFreq = 700
INoise = 0.7f
VOffset = 1m
IOffset = 1p
IBias = 1.5p
.endmodel


Рисунок 6. Уровень шумов относительно основного сигнала? (как назвать этот график?)

А теперь вопрос:
а) Правильно ли выбрана полоса пропускания фильтра, и как отразится на шумовых характеристиках столь широкая полоса?
б) Правильно ли я действовал при выборе ОУ, может у кого есть опыт в создании активных петель для обеспечения такой скорости перестройки при сохранении заданных шумовых характеристик?

6) Как лучше ответвлять сигнал на обратную петлю ФАПЧ, через резистивный Т образный мост(по 18 Ом) или через ответвитесь, имеет ли это значение для улучшения качества шумов? Смотрим рисунок


Рисунок 7. а) Т – образный мост б) ответвитель.
7) Вообще как на ваш взгляд будет ли успевать синтезатор работать на таких скоростях, я так понимаю скорость самого синтезатора ограничена частотой сравнения фазового детектора, у ADF4156 частота фазового детектора Fфд = 32МГц, т.е. я так понимаю примерно 0,03 мкС для него максимальная скорость перестройки? Вроде как программно можно задать синтезатору количество раз сравнения ОСНОВНОГО сигнала с ОПОРНЫМ, есть такое?
8) В ADIsimPLL ГУН можно создать двумя путями: табличным и описанием его параметров. Я создал табличную модель заведя данные зависимости управляющего напряжения от частоты а также фазовые шумы. Меня смущает график №3 что это?

Рисунок 8. Характеристики ГУНа (HMC732LC4b)

Вторым способом у меня не получается создать модель, постоянно выдает какую то ошибку. Насколько правильно будет описан ГУН первым или вторым способом?

9) Спуры (Шыпы, Шпоры) что это такое я так до конца и не понял, какова природа их происхождения и как с ними бороться? на анализаторе спектра они в каком виде будут?

Рисунок 9. Общая шумовая характеристика при различных отстройках.

Только не надо отправлять меня читать опять литературу, и так далее, на все заданные мной вопросы у меня есть свое мнение, хочется услышать про тоже но другими словами.

Эскизы прикрепленных изображений

 

[тау]

Здравствуйте, хочу выставить на обсуждение свой проект. Требуется создать синтезатор со следующими основными характеристиками:
Диапазон перестройки: 6000 – 12000 МГц
Шаг перестройки: 100кГц
Скорость перестройки: 1мкС
Уровень фазовых шумов: -70dBc/Гц@100кГц не хуже.

можно и получше сделать фазовые шумы на этой отстройке.
Скорость при шаге на 1 Мгц возможно сделать менее микросекунды, на 100кГц еще меньше . Полосу петли мегагерца 3 достаточно.

Transient Analysis of PLL
Frequency change from 8GHz to 8.000769231GHz
Simulation run for 20.0us

Frequency Locking
Time to lock to 1.00kHz is 884ns
Time to lock to 10.0 Hz is 1.52us

Phase Locking (VCO Output Phase)
Time to lock to 10.0 deg is 158ns
Time to lock to 1.00 deg is 418ns

см рисунок

Вопросы:
1) Влияние делителя ADF5000 на фазовые шумы (может взять /4 или /8) ?

практически не скажется

2) Делитель лучше включать как показано на рисунке 2?

с вилкинсона или напрямую или еще как.

3) Почему при использовании DDS в качестве опорного генератора лучше использовать синтезатор дробник?

лучше синтезатор -целочисленник

Рисунок 5. Время установления частоты.

Вам для диапазона 6-12 оченно подходит HMC702, даже и прескалер не нужон будет. К тому же при включении режима Cycle Slip Prevention время выхода на частоту раза в 2 уменьшается ( правда, на малых шагах это не очевидно и не факт что будет так, на больших шагах - однозначно)

При создании моделей было замечено, что при увеличении Ib на графике Leakage возле частоты основного сигнала появляются гармоники, то есть чем больше Ib тем больше количество, а самое главное и уровень этих гармоник. В литературе было вычитано, что это входной ток ошибки ОУ.

так и есть, входной ток порождает спуры ( палки) на спектре вых сигнала.

А теперь вопрос:
а) Правильно ли выбрана полоса пропускания фильтра, и как отразится на шумовых характеристиках столь широкая полоса?

широкая полоса хороша для малых отстроек, на отстройках более 150-200 кГц для вашего Гуна широкая полоса поднимет шум до уровня, определяемого микросхемой ПЛЛ, хотя Вас возможно это и устроит.

б) Правильно ли я действовал при выборе ОУ, может у кого есть опыт в создании активных петель для обеспечения такой скорости перестройки при сохранении заданных шумовых характеристик?

тут есть любители OPA211 , у него Rail to Rail по выходу , ну чуть больший уровень спур , но они и так будут хотя бы из-за DDS.

7) Вообще как на ваш взгляд будет ли успевать синтезатор работать на таких скоростях, я так понимаю скорость самого синтезатора ограничена частотой сравнения фазового детектора, у ADF4156 частота фазового детектора Fфд = 32МГц, т.е. я так понимаю примерно 0,03 мкС для него максимальная скорость перестройки?

нет

Вроде как программно можно задать синтезатору количество раз сравнения ОСНОВНОГО сигнала с ОПОРНЫМ, есть такое?

это ненужно

8) В ADIsimPLL ГУН можно создать двумя путями: табличным и описанием его параметров. Я создал табличную модель заведя данные зависимости управляющего напряжения от частоты а также фазовые шумы. Меня смущает график №3 что это?

график 3 - это крутизна ГУна , в данном случае продифференцированная величина от передаточной характеристики . Шорох и изломы - результат кривой исходной характеристики, которая на самом деле плавнее, а карандаш плохо в руке держал тот кто рисовал , вот вся кривь и повылезала. Не парьтесь.

Вторым способом у меня не получается создать модель, постоянно выдает какую то ошибку. Насколько правильно будет описан ГУН первым или вторым способом?

обе модели работают , достаточно для оценок брать среднюю крутизну , например 400 Мгц\Вольт и моделиовать в середине диапазона, а неизбежную компенсацию неравномерности крутизны компенсировать по диапазону изменением тока СР ФД.

9) Спуры (Шыпы, Шпоры) что это такое я так до конца и не понял, какова природа их происхождения и как с ними бороться? на анализаторе спектра они в каком виде будут?

В виде палок над уровнем шума. Природа проста только для палок из-за утечек по выходу CP или входу ОУ (без оу из-за утечек варикапов ГУН). Утечка должна компенсироваться однополярными импульсами с выхода ФД , это порождает пульсацию с частотой сравнения на входе ГУН. + гармоники этой пульсации, которые приводят к паразитной ЧМ гуна. Фракциональные спуры и спуры DDS -отдельная песенная тема.

Сообщение отредактировал тау - Sep 13 2011, 20:43

Эскизы прикрепленных изображений

 

[Vecheslav]

можно и получше сделать фазовые шумы на этой отстройке.
Скорость при шаге на 1 Мгц возможно сделать менее микросекунды, на 100кГц еще меньше . Полосу петли мегагерца 3 достаточно.
см рисунок

вообще я конечно надеюсь что получится лучше чем в ТЗ... ошибку свою учел, действительно мне ведь нужно за 1 мкС сделать шаг на 100 кГц вперед, а я через весь диапазон шагнул...сегодня ошибка была исправлена и полученное время действительно меньше ну это и понятно ... короче согласен 3МГц достаточно ))).

лучше синтезатор -целочисленник

а вот тут поподробнее, можно развернуть ответ? Кроме увеличения частоты фазового детектора ничего больше в глаза не бросается...

Вам для диапазона 6-12 оченно подходит HMC702, даже и прескалер не нужон будет. К тому же при включении режима Cycle Slip Prevention время выхода на частоту раза в 2 уменьшается ( правда, на малых шагах это не очевидно и не факт что будет так, на больших шагах - однозначно)

вот над этим завтра думать буду... но шаг 100кГц мне менять никак нельзя ....

тут есть любители OPA211 , у него Rail to Rail по выходу , ну чуть больший уровень спур , но они и так будут хотя бы из-за DDS.

Вот по этой теме сегодня целый день к своим коллегам приставал. Единственное я понял что тот метод выбора ОУ который я описывал ранее вообще ну или не совсем правильный. Один говорит что раз частота ФД = 32МГц то желательно чтобы на этой частоте у операционного усилителя G (усиление) было максимально возможным. Открываю даташит на свой AD8033(полоса 80МГц, Ib =1,5) и вижу то усиление на этой частоте всего лишь G = 1,5, то есть при выходном управляющем напряжении синтезатора 0-4,5В получим всего лишь 0 - 7в, а моему ГУНу нужно 0-23В короче не дотягивает. Беседую с другим, он мне говорит что нафиг не надо смотреть ни на какое там усиление на 30МГц смотри типа сколько ОУ может максимум дать на низах, типо фильтр ФНЧ понизит частоту ФД и усилитель будет работать уже не на частоте ФД а гораздо ниже. Кому верить не знаю. Первому верю потому как он уже сталкивался с такой проблемой, когда петля на больших скоростях просто не работала, поставили более шустрый ОУ и все заработало. Он кстати ставил AD8056 (полоса 145МГц, Ib =2pA), я его тоже смотрел G = 2 на частоте 30МГц ... смотрел OPA211 но даташит на него скудный в плане графиков, а с табличными данными я не разобрался ... завтра опять пойду на поклон к опытным людям ))).

Еще не знаю как решить проблему с контролированием DDS в режиме свипа, нужно хотябы с каким то интервалом считывать с него код частоты...

[khach]

Еще не знаю как решить проблему с контролированием DDS в режиме свипа, нужно хотябы с каким то интервалом считывать с него код частоты...

Считывать неполучится- скан сбивается. Приходилось тупо считать SYNC_CLK внешним таймером, да еще и напрямую таймер микроконтроллера не успевал, пришлось предделитель ставить. Т.е дернули PS0, рампа поехала, считаем SYNC_CLK и надеемся, что попадаем синхронно. Обычно на 1024 точек точности хватало с избытком, хотя конечно на пару десятков тактов разбег был. Более точно синхронизироваться, если CPLD применить.
Это все для 9956. Для более новых ДДСов вроде есть режим внешнего шага по IO_update, но я с ним не разбирался.

Квадратурный ДДС- двухканальный ДДС который генерит синус и косинус с одинаковой частотой. Обычно применяется AD9958 или более древний AD9854, хотя возможно применить и AD9850 с синхронизацией двух микросхем внешними триггерами. Обычно это вопрос цены комплектухи.
Квадратурник позволяет легко построить широкополосный смеситель с подавлением одной боковой полосы. Навязывать архитектуру синтезатора с генератором подставки на ДДС небуду, но в силу некоторых причин мы пришли именно к ней, хотя начинали со свипа опоры ФД. Вот блок схема этого синтеза из Манасевича, только смеситель СМ у нас с подавлением одной боковой. Это важно именно для октавных синтезаторов- при более узкой полосе можно фильтрами отстроится от нежелательной боковой.

Эскизы прикрепленных изображений

 

[wjs]

Считывать неполучится- скан сбивается. Приходилось тупо считать SYNC_CLK внешним таймером, да еще и напрямую таймер микроконтроллера не успевал, пришлось предделитель ставить. Т.е дернули PS0, рампа поехала, считаем SYNC_CLK и надеемся, что попадаем синхронно. Обычно на 1024 точек точности хватало с избытком, хотя конечно на пару десятков тактов разбег был. Более точно синхронизироваться, если CPLD применить.
Это все для 9956. Для более новых ДДСов вроде есть режим внешнего шага по IO_update, но я с ним не разбирался.

Квадратурный ДДС- двухканальный ДДС который генерит синус и косинус с одинаковой частотой. Обычно применяется AD9958 или более древний AD9854, хотя возможно применить и AD9850 с синхронизацией двух микросхем внешними триггерами. Обычно это вопрос цены комплектухи.
Квадратурник позволяет легко построить широкополосный смеситель с подавлением одной боковой полосы. Навязывать архитектуру синтезатора с генератором подставки на ДДС небуду, но в силу некоторых причин мы пришли именно к ней, хотя начинали со свипа опоры ФД. Вот блок схема этого синтеза из Манасевича, только смеситель СМ у нас с подавлением одной боковой. Это важно именно для октавных синтезаторов- при более узкой полосе можно фильтрами отстроится от нежелательной боковой.

Поддерживаю идею khach-а.

[khach]

Поддерживаю идею khach-а.

Ну так работать небудет- после смесителя есть верхняя и нижняя боковая- прескалер с ума сойдет. Или надо кучу переключаемых фильтров городить и для предустановки еще и ЦАП ставить. Проблема именно в октавности перестройки. Кстати, это же ограничивает применение полосовых фильтров после ДДС- если перед захватом петли сложились такие условия, что полосовик режет сигнал от ГУНа, то захватат никогда непроизойдет. Но обычно эта проблема вылазит в схеме DDS в качестве ДПКД. Там приходится ДДСу два переключаемых фильтра ставить- один обычный ФНЧ для поиска и захвата, а потом переключение на узкополосник с частотой кратной ФД для подавления спуров.
Зы. да и смеситель на 12 ГГц октавный- еще то удовольствие. Я же говорю- делить 12 на 4 прескалером, потом квадратурный смеситель на ADL5385 например (он же и прескалер на 2 еще дополнительно) и потом какой-либо синтезатор ФАПЧ.
ЗЫ. Хотел блок-схему по-быстрому накидать в Visio, но где-то потерял "RF Schematic & Block Diagram Symbol Stencils for Visio". Нет ли у кого случайно ссылки?
ЗЫ2. Меня тут коллега в чате спрашивает. Если подобный синтезатор применять в устройстве, где планируется подавлять зеркальный канал фазовой модуляцией гетеродина, т.е крутить фазу гетеродина на 0-90-180-270 градусов переключением профилей DDS, то как определить момент окончания перестройки всей петли по фазе? Просто задержкой? Ну и если кто поделится ссылками на формулы, как рассчитывать фазовый сдвиг в ДДСе в зависимости от архитектуры синтезатора, чтобы на выходе получить именно нужные сдвиги по фазе.