Советовал бы вам перенести тему в соответствующий форум по программируемой логике. Вы не находите, что несколько странно задавать такие вопросы в форуме по печатным платам? Здесь рассматриваются библиотеки для пакетов сквозного проектирования ПЕЧАТНЫХ ПЛАТ
По сути вопроса: никаких IP заточенных под Циклон на AHDL нет и не будет - отныне для альтеры мэйнстрим - Verilog. Более того не существует вообще IP заточенных под конкретную модель семейства. Впрочем старые корки написанные на AHDL вполне успешно можно использовать и в новых семействах, правда не факт что они достаточно рационально используют ресурсы чипа.